特許
J-GLOBAL ID：201603000646046905
インバータの故障検出方法およびインバータ検査装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
吉竹 英俊
, 有田 貴弘
, 福市 朋弘
公報種別：公開公報
出願番号（国際出願番号）：特願2014-262288
公開番号（公開出願番号）：特開2016-123216
出願日： 2014年12月25日
公開日（公表日）： 2016年07月07日
要約：
【課題】開放故障のみならず、短絡故障を検出できるインバータの検査装置を提供する。【解決手段】インバータ制御部21は、スイッチング素子Supおよびスイッチング素子Svnのみを導通させるスイッチングパターンを、インバータ20に採用させる。故障検出部23は、直流線LLを流れる電流Idcが基準値Iref1よりも小さいときには、出力端Puと直流線LHとの間、および、出力端Pvと直流線LLとの間の少なくともいずれか一つに開放故障が生じていると判定する。電流Idcが、基準値Iref1よりも大きな基準値Iref2よりも大きいときには、出力端Pv,Pwと直流線LHとの間、および、出力端Pu,Pwと直流線LLLとの間の少なくともいずれか一つに短絡故障が生じていると判定する。【選択図】図1
請求項（抜粋）：
第1直流線(LH)および第2直流線(LL)と、
N(Nは3以上の自然数)相の出力端(Pu,Pv,Pw)と、
前記第1直流線と前記出力端の各々との間に接続される第1スイッチング素子(Sup,Svp,Swp)と、
前記第2直流線と前記出力端の各々との間に接続される第2スイッチング素子(Sun,Svn,Swn)と
を備えるインバータ(20)を検査する方法であって、
前記インバータに負荷を接続した状態で、第k(1≦k≦N)相の前記出力端に接続される第k相の前記第1スイッチング素子(Sup)および第m(1≦m≦N、m≠k)相の前記出力端に接続される第m相の前記第2スイッチング素子(Svp)のみを導通させる第1のスイッチングパターン(S1)を、前記インバータに採用させ、
前記第2直流線を流れる電流(Idc)が、第1基準値(Iref1)よりも小さい第1範囲、前記第1基準値よりも大きな第2基準値(Iref2)と前記第1基準値との間の第2範囲、および、前記第2基準値よりも大きい第3範囲のいずれに属しているかの判定を行い、
前記電流が前記第1範囲に属していると判定されたことを以て、前記第k相の前記出力端(Pu)と前記第1直流線(LH)との間、および、前記第m相の前記出力端(Pv)と前記第2直流線(LL)との間の少なくともいずれか一つにおける開放故障を検出し、前記電流が前記第3範囲に属していると判定されたことを以て、前記第k相以外の前記出力端(Pv,Pw)と前記第1直流線(LH)との間、および、前記第m相以外の前記出力端(Pu,Pw)と前記第2直流線(LL)との間の少なくともいずれか一つにおける短絡故障を検出する、インバータの故障検出方法。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5H007AA05
, 5H007CB02
, 5H007CB04
, 5H007CB05
, 5H007CC23
, 5H007DB01
, 5H007DB12
, 5H007DC02
, 5H007FA13
