半導体装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2016-098756
公開番号（公開出願番号）：特開2016-174395
出願日： 2016年05月17日
公開日（公表日）： 2016年09月29日
要約：

【課題】回路の動作速度の向上を図る。【解決手段】第1のトランジスタと、第1の端子が第1のトランジスタのゲートと接続され且つ第1のトランジスタのゲートの電位を第1のトランジスタがオンになる値に設定する機能を有する第2のトランジスタと、第2のトランジスタのゲートの電位を第2のトランジスタがオンになる値に設定するとともに第2のトランジスタのゲートを浮遊状態にする機能を有する第3のトランジスタと、第2のトランジスタのゲートの電位を第2のトランジスタがオフになる値に設定する機能を有する第4のトランジスタと、を有する。このような構成により、第2のトランジスタのゲートとソースとの間の電位差を第2のトランジスタの閾値電圧よりも大きい値に維持することができ、動作速度の向上を図ることができる。【選択図】図1

請求項（抜粋）：

第1乃至第4のトランジスタと、容量素子と、前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、前記第1のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、前記第2のトランジスタのソース又はドレインの一方は、第3の配線と電気的に接続され、前記第2のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、前記第3のトランジスタのソース又はドレインの一方は、第4の配線と電気的に接続され、前記第3のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続され、前記第4のトランジスタのソース又はドレインの一方は、前記第4の配線と電気的に接続され、前記第4のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続され、前記容量素子の第1の端子は、前記第2の配線と電気的に接続され、前記容量素子の第2の端子は、前記第1のトランジスタのゲートと電気的に接続され、前記容量素子の第1の端子となる領域を有する第1の導電層は、第1の開口部を有し、前記容量素子の第2の端子となる領域を有する第2の導電層は、第2の開口部を有することを特徴とする半導体装置。

IPC (2件)：

H03K 19/017 , H01L 29/786

FI (2件)：

H03K19/017 , H01L29/78 613Z

Fターム (52件)：

5F110AA06 , 5F110BB01 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE14 , 5F110EE15 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF28 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG06 , 5F110GG12 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG16 , 5F110GG17 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG33 , 5F110GG34 , 5F110NN72 , 5J056AA03 , 5J056BB02 , 5J056CC18 , 5J056CC19 , 5J056DD13 , 5J056DD27 , 5J056DD51 , 5J056FF07 , 5J056FF08 , 5J056GG09 , 5J056HH00 , 5J056KK01 , 5J056KK02

引用特許：

出願人引用 (23件)

論理否定型電子回路
公報種別：公開公報出願番号：特願2010-220049 出願人：大日本印刷株式会社
シフトレジスタおよびシフトレジスタ回路
公報種別：公開公報出願番号：特願2000-371460 出願人：アルプス電気株式会社
シフトレジスタ回路およびそれを備える画像表示装置
公報種別：公開公報出願番号：特願2006-144872 出願人：三菱電機株式会社

全件表示

前のページに戻る