特許

J-GLOBAL ID：201603001661472011

積層金属酸化物半導体(MOS)トランジスタを用いて伝送路特性を整合させるための方法及びデバイス

発明者： リ、ミャオ ,  ジュアン、ジンチェン ,  フ、ヤン ,  バイ、シャオリアン ,  カン、ジン
出願人/特許権者： クゥアルコム・インコーポレイテッド
代理人 (4件)： 蔵田 昌俊 ,  福原 淑弘 ,  井関 守三 ,  奥村 元宏
公報種別：公表公報
出願番号（国際出願番号）：特願2015-538047
公開番号（公開出願番号）：特表2016-502307
出願日： 2013年10月18日
公開日（公表日）： 2016年01月21日
要約：

静電気放電(ESD)保護のための出力ドライバは、電力端子と第1の差動出力端子との間に結合された、第1のペアの積層金属酸化物半導体電界効果トランジスタ(MOS)デバイスを含む。出力ドライバはまた、第2の差動出力端子と接地端子との間に結合された第2のペアの積層MOSデバイスを含む。【選択図】図2

請求項（抜粋）：

出力ドライバであって、 電力端子と第1の差動出力端子との間に結合された第1のペアの積層金属酸化物半導体電界効果トランジスタ(MOS)デバイスと、 第2の差動出力端子と接地端子との間に結合された第2のペアの積層MOSデバイスと を備える出力ドライバ。

IPC (4件)：

H03K 19/017 ,  H03F 1/52 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H03K19/00 101Q ,  H03F1/52 A ,  H01L27/04 E ,  H01L27/04 H

Fターム (21件)：

5F038BE08 ,  5F038BH07 ,  5F038BH13 ,  5F038EZ20 ,  5J056AA04 ,  5J056BB25 ,  5J056DD12 ,  5J056DD51 ,  5J500AA01 ,  5J500AA12 ,  5J500AA15 ,  5J500AC56 ,  5J500AC73 ,  5J500AC75 ,  5J500AF13 ,  5J500AH17 ,  5J500AK01 ,  5J500AK02 ,  5J500AK07 ,  5J500AK12 ,  5J500PG02

引用特許：

出願人引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-272083   出願人：富士通株式会社
• ドライバ回路の出力インピ-ダンス校正回路
  公報種別：公開公報   出願番号：特願平11-190913   出願人：ヒューレット・パッカード・カンパニー