特許

J-GLOBAL ID：201603005719685016

記憶装置

発明者： 松林 大介 ,  大貫 達也
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-121364
公開番号（公開出願番号）：特開2016-194969
出願日： 2016年06月20日
公開日（公表日）： 2016年11月17日
要約：

【課題】電力が供給されない状況でも記憶内容の保持が可能であり、記憶素子を構成するトランジスタをオンすることなく、記憶したデータを高速で読み出すことができる記憶装置を提供する。【解決手段】記憶装置において、酸化物半導体層をチャネル領域として有するトランジスタ及び保持容量素子を有するメモリセルと、容量素子と、を電気的に接続させてノードを構成し、該ノードは保持容量素子を介した容量結合により保持データに応じて昇圧され、この電位を増幅回路によって読み出すことで、データの識別を行うことができる。【選択図】図1

請求項（抜粋）：

ワード線と、 ビット線と、 トランジスタと第1の容量素子とを有するメモリセルと、 第2の容量素子と、 増幅回路と、を有し、 前記トランジスタは、ゲート電極が前記ワードと電気的に接続され、ソース電極又はドレイン電極の一方が前記ビット線と電気的に接続され、 前記トランジスタは、酸化物半導体を有し、 前記第1の容量素子の一方の電極は、前記トランジスタの前記ソース電極又は前記ドレイン電極の他方と電気的に接続され、 前記第1の容量素子の他方の電極は、前記第2の容量素子の一方の電極と電気的に接続され、 前記第1の容量素子の他方の電極は、前記増幅回路と電気的に接続され、 前記第2の容量素子の前記一方の電極の電位は、前記増幅回路を介して読み出され、 前記メモリセルに電位V1が書込まれ、前記第1の容量素子の容量をC1、前記第2の容量素子の容量をC0とし、前記第2の容量素子の前記一方の電極の電位VNとするとき、以下の数式が成り立つことを特徴とする記憶装置。 VN=C1×V1/(C1+C0)

IPC (6件)：

G11C 11/404 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 29/786 ,  G11C 14/00 ,  G11C 11/409

FI (9件)：

G11C11/34 352C ,  H01L27/10 621Z ,  H01L27/10 651 ,  H01L27/10 671C ,  H01L27/10 671Z ,  H01L29/78 613B ,  H01L29/78 618B ,  G11C11/34 352A ,  G11C11/34 353E

引用特許：

出願人引用 (3件)

• メモリアレイ装置
  公報種別：公開公報   出願番号：特願2000-263804   出願人：有限会社リニアセル・デザイン
• 特開昭62-057245
  
• 特許第6574134号