特許
J-GLOBAL ID：201603005820954141

半導体装置

発明者：
堀尾 真史

堀尾 真史 について

, 
福田 恭平

福田 恭平 について

, 
堀 元人

堀 元人 について

, 
池田 良成

池田 良成 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 本多 一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2013-557387
特許番号：特許第5971263号
出願日： 2012年12月25日
請求項（抜粋）：
【請求項1】 少なくとも第1導電パターン、第2導電パターンおよび第3導電パターンを第1絶縁基板上に有する導電パターン付絶縁基板と、 前記第1導電パターンに固着した正極の外部導出端子と、 前記第2導電パターンに固着した負極の外部導出端子と、 前記第3導電パターンに固着した中間電位の外部導出端子と、 前記第1導電パターンに一方の面が固着した第1半導体素子と、 前記第3導電パターンに一方の面が固着した第2半導体素子と、 第2絶縁基板の裏面とおもて面にそれぞれ導電層を有し、前記第2絶縁基板の裏面の導電層に固着した複数の第1導電ピンおよび前記第2絶縁基板のおもて面の導電層に固着した複数の第2導電ピンを有する導電ピン付絶縁基板と、 を具備し、 前記正極の外部導出端子と負極の外部導出端子が互いに隣接して平行に配置されており、 前記第1導電ピンを構成するピンの一部が前記第1半導体素子の他方の面に固着しているとともに該第1導電ピンを構成する他のピンが前記第3導電パターンに固着しており、 前記第2導電ピンを構成するピンの一部が前記第2半導体素子の他方の面に固着しているとともに該第2導電ピンを構成する他のピンが前記第2導電パターンに固着しており、 前記導電ピン付絶縁基板が前記第1半導体素子の他方の面側および第2半導体素子の他方の面側に配置されており、 前記第2導電パターンの3方が、前記第1導電パターンに囲まれており、 前記正極の外部導出端子、前記負極の外部導電端子、及び前記第2導電ピンを構成する他のピンのうち、該第2導電ピンを構成する他のピンが前記第1半導体素子に最も近く、かつ前記正極の外部導出端子が最も遠い位置にあることを特徴とする半導体装置。
IPC (3件)：
H01L 25/07 ( 200 6.01) ,  H01L 25/18 ( 200 6.01) ,  H02M 7/48 ( 200 7.01)
FI (2件)：
H01L 25/04 C ,  H02M 7/48 Z
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM