特許

J-GLOBAL ID：201603008504233059

トンネル電界効果トランジスタ

発明者： 森田 行則 ,  右田 真司 ,  太田 裕之
出願人/特許権者： 国立研究開発法人産業技術総合研究所
代理人 (1件)： 塩田 伸
公報種別：公開公報
出願番号（国際出願番号）：特願2013-076015
公開番号（公開出願番号）：特開2016-115686
出願日： 2013年04月01日
公開日（公表日）： 2016年06月23日
要約：

【課題】定められたゲート電圧のもとで、より強い電界をトンネル接合に印加可能で、低電圧動作で大きなドレイン電流を得ることが可能なトンネル電界効果トランジスタを提供すること。【解決手段】本発明のトンネル電界効果トランジスタは、ソース領域、前記ソース領域に隣接して配され、その境界面をトンネル接合面とするチャネル領域、及び前記チャネル領域に隣接して配されるドレイン領域で形成される半導体領域と、前記半導体領域上にゲート絶縁膜を介して配されるゲート電極とを有し、前記チャネル領域における前記トンネル接合面に対向する対向面に位置する第1のゲート電極配置位置と、前記対向面の端部から前記ソース領域に向けて屈曲させた前記チャネル領域における屈曲面に位置するとともに、前記第1のゲート電極配置位置を基準とした前記対向面の屈曲方向に位置する第2のゲート電極配置位置とのそれぞれの位置上に、前記ゲート電極が配される。【選択図】図1(a)

請求項（抜粋）：

ソース領域、前記ソース領域に隣接して配され、その境界面を前記ソース領域中のキャリアをトンネル通過させるトンネル接合面とするチャネル領域、及び前記チャネル領域に隣接して配され、前記チャネル領域から前記キャリアが輸送されるドレイン領域で形成される半導体領域と、前記半導体領域上にゲート絶縁膜を介して配されるゲート電極とを、少なくとも有するトンネル電界効果トランジスタであって、 少なくとも、前記チャネル領域における前記トンネル接合面に対向する対向面に位置する第1のゲート電極配置位置と、前記対向面の端部から前記ソース領域に向けて屈曲させた前記チャネル領域における屈曲面に位置するとともに、前記第1のゲート電極配置位置を基準とした前記対向面の屈曲方向に位置する第2のゲート電極配置位置とのそれぞれの位置上に、前記ゲート電極が配されることを特徴とするトンネル電界効果トランジスタ。

IPC (4件)：

H01L 29/786 ,  H01L 29/66 ,  H01L 21/336 ,  H01L 29/78

FI (5件)：

H01L29/78 622 ,  H01L29/78 617N ,  H01L29/78 618B ,  H01L29/66 T ,  H01L29/78 301J

Fターム (54件)：

5F110AA07 ,  5F110BB13 ,  5F110CC09 ,  5F110CC10 ,  5F110EE01 ,  5F110EE04 ,  5F110EE06 ,  5F110EE22 ,  5F110EE24 ,  5F110EE27 ,  5F110EE28 ,  5F110EE29 ,  5F110EE30 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF12 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG22 ,  5F110GG23 ,  5F110GG24 ,  5F110GG30 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM12 ,  5F140AC12 ,  5F140AC36 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BA07 ,  5F140BA08 ,  5F140BA09 ,  5F140BB18 ,  5F140BC12 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BF08 ,  5F140BF10 ,  5F140BG28 ,  5F140BG30 ,  5F140BH49 ,  5F140BK13 ,  5F140BK21