特許
J-GLOBAL ID:201603008745967428
プログラマブルロジックデバイス
発明者:
,
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2012-110908
公開番号(公開出願番号):特開2013-009315
特許番号:特許第5892852号
出願日: 2012年05月14日
公開日(公表日): 2013年01月10日
請求項(抜粋):
【請求項1】プログラマブル回路を有し、
前記プログラマブル回路は、第1乃至第8のトランジスタと、第1乃至第4のアナログ素子と、を有し、
前記第1のトランジスタのゲートは、前記第2のトランジスタを介して第1のビット線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第1のアナログ素子を介して入力信号線と電気的に接続され、
前記第3のトランジスタのゲートは、前記第4のトランジスタを介して前記第1のビット線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第2のアナログ素子を介して前記入力信号線と電気的に接続され、
前記第5のトランジスタのゲートは、前記第6のトランジスタを介して第2のビット線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第3のアナログ素子を介して前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、出力信号線と電気的に接続され、
前記第7のトランジスタのゲートは、前記第8のトランジスタを介して前記第2のビット線と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記第4のアナログ素子を介して前記第3のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第7のトランジスタのソース又はドレインの他方は、前記出力信号線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第4のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、第1のワード線と電気的に接続され、
前記第4のトランジスタのゲートは、第2のワード線と電気的に接続され、
前記第6のトランジスタのゲートは、前記第1のワード線と電気的に接続され、
前記第8のトランジスタのゲートは、前記第2のワード線と電気的に接続されることを特徴とする発明プログラマブルロジックデバイス。
IPC (2件):
H03K 19/177 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
FI (3件):
H03K 19/177
, H01L 29/78 613 Z
, H01L 29/78 618 B
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (2件)
-
特開平1-216623
-
表示装置及び表示システム
公報種別:公開公報
出願番号:特願2006-352533
出願人:株式会社半導体エネルギー研究所
前のページに戻る