単一のクロックドトランジスタを含むシーケンシャル回路素子

発明者： , ,
出願人/特許権者：
代理人 (4件)：蔵田昌俊 , 福原淑弘 , 井関守三 , 奥村元宏
公報種別：公開公報
出願番号（国際出願番号）：特願2016-002792
公開番号（公開出願番号）：特開2016-106477
出願日： 2016年01月08日
公開日（公表日）： 2016年06月16日
要約：

【課題】トランジスタのキャパシタンスの充電および放電による電力消費を低減させるシーケンシャル回路素子および方法を提供する。【解決手段】シーケンシャル回路素子102において、クロック入力106におけるクロック信号がハイのとき、データ入力104におけるデータは、第1のデータパス112を通して出力108に伝搬でき、第2のデータパス114を通して、非クロックドデータ保持素子116に提供される。クロック信号がローであるとき、単一のクロックドトランジスタ110は、データ入力のデータが出力108に伝搬するのを防ぐ。さらに、非クロックドデータ保持素子は、以前に伝搬されたデータに関連する状態情報を保持し、出力におけるデータが変化しないように制御する。【選択図】図1

請求項（抜粋）：

方法において、シーケンシャル回路素子の単一のクロックドトランジスタにおいて受け取られたクロック信号に応答して、前記シーケンシャル回路素子の第1のパスを通してデータを伝搬し、前記シーケンシャル回路素子は、前記第1のパスに結合されている第2のパスをさらに含むことと、前記第2のパスの保持回路素子において、前記第1のパスを通して伝搬されたデータに関連する情報を保持することとを含み、前記第1のパスは、前記単一のクロックドトランジスタの出力に応答する第1のトランジスタを含み、前記第1のトランジスタは、前記第2のパスに関係付けられている少なくとも1つの第2のトランジスタよりも高い電流容量を有する方法。

IPC (1件)：

H03K 3/356

FI (1件)：

H03K3/356 D

Fターム (3件)：

5J034AB03 , 5J034CB01 , 5J034DB03

引用特許：

審査官引用 (7件)

特許第6937079号
半導体集積回路装置
公報種別：公開公報出願番号：特願2006-158893 出願人：株式会社東芝
半導体記憶保持装置
公報種別：公開公報出願番号：特願2001-095024 出願人：株式会社東芝

全件表示

前のページに戻る