特許
J-GLOBAL ID：201603010879299060
制御装置、記憶装置、記憶制御方法
発明者：
出願人/特許権者：
代理人 (4件)：
岩田 雅信
, 中川 裕人
, 鈴木 伸夫
, 脇 篤夫
公報種別：特許公報
出願番号（国際出願番号）：特願2012-109089
公開番号（公開出願番号）：特開2013-235530
特許番号：特許第5949122号
出願日： 2012年05月11日
公開日（公表日）： 2013年11月21日
請求項（抜粋）：
【請求項1】 消去単位である物理ブロックのサイズが書込最小単位である物理ページのサイズよりも大とされたメモリ部に対して、データの書込制御を行うと共に、該書込制御によってデータが書き込まれた書込対象物理ブロック内における物理ページアドレスと論理アドレスとの対応関係を表す論理・物理アドレス管理情報を生成し、該論理・物理アドレス管理情報が上記書込対象物理ブロック内に書き込まれるように制御を行う制御部を備え、
上記制御部は、
上記書込制御によりデータが書き込まれるごとに、該書き込みにより書込対象物理ブロック内におけるデータの論理アドレスが不連続となるか否かに関わらず、該書込対象物理ブロック内の最終使用済み物理ページの次の物理ページに対して上記論理・物理アドレス管理情報が書き込まれるように制御する処理と、
対象とする物理ブロック内において、最終使用済み物理ページに上記論理・物理アドレス管理情報が書き込まれていなかった場合は、該最終使用済み物理ページの1つ前の物理ページである最終直前物理ページから先頭側の物理ページに向かって上記論理・物理アドレス管理情報が書き込まれた物理ページを検索し、最初に発見された上記論理・物理アドレス管理情報を取得する共に、該取得した論理・物理アドレス管理情報と、上記最終直前物理ページから該取得した論理・物理アドレス管理情報が書き込まれていた物理ページの1つ後の物理ページまでの物理ページについて取得した論理アドレスとに基づき、論理・物理アドレス管理情報を更新する処理とを行う
制御装置。
IPC (2件)：
G06F 12/02 ( 200 6.01)
, G06F 12/00 ( 200 6.01)
G06F 12/02 570 A
, G06F 12/00 597 U
