特許
J-GLOBAL ID:201603011590755152
バッファ占有率に基づくキャッシュへのプリフェッチ
発明者:
,
,
出願人/特許権者:
代理人 (3件):
早川 裕司
, 佐野 良太
, 村雨 圭介
公報種別:公表公報
出願番号(国際出願番号):特願2015-541846
公開番号(公開出願番号):特表2016-509272
出願日: 2013年11月05日
公開日(公表日): 2016年03月24日
要約:
プロセッサ(102)は、プリフェッチ要求を、ミスアドレスバッファ(MAB)(130)の占有率に基づき、または、プリフェッチ要求の信頼度に基づき、メモリ階層内で当該要求が対象としたキャッシュ(104)から別のキャッシュ(105)に転送する。メモリ階層内の各キャッシュは、MABでいくつかのスロットが割り当てられる。キャッシュに対するプリフェッチ要求を受信したときに、キャッシュに割り当てられたスロットの占有率が閾値を上回っているという判断(404)に応じて、プロセッサは、プリフェッチ要求をメモリ階層内の次の下位レベルのキャッシュに転送する(410)。それに応じて、アクセス要求の対象となるデータは、メモリ階層内の次の下位レベルのキャッシュにプリフェッチされ、これにより、そのキャッシュへの後続の提供のために利用可能である。加えて、プロセッサは、プリフェッチ要求の信頼度に基づいて、プリフェッチ要求を下位レベルのキャッシュに転送できる。【選択図】図1
請求項(抜粋):
第1のキャッシュ(204)でのキャッシュミスを示すバッファ(165)におけるスロットの第1のセットにアドレスを格納することと、
前記スロットの第1のセットの占有率が第1の閾値を上回っているという判断(404)に応じて、前記第1のキャッシュを対象とした第1のプリフェッチ要求を第2のキャッシュ(105)に転送すること(410)と、
を含む方法。
IPC (2件):
FI (4件):
G06F12/08 505B
, G06F12/08 543B
, G06F12/08 509B
, G06F12/08 503Z
Fターム (5件):
5B005MM01
, 5B005MM24
, 5B005NN22
, 5B005UU31
, 5B005VV04
引用特許:
前のページに戻る