特許
J-GLOBAL ID：201603013963729826
MEMSディスプレイピクセル制御回路および方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 実広 信哉
公報種別：特許公報
出願番号（国際出願番号）：特願2014-512191
特許番号：特許第5972360号
出願日： 2012年05月31日
請求項（抜粋）：
【請求項1】 アレイに配置された複数のMEMSデバイスと、
前記MEMSデバイスにデータおよび駆動電圧を伝達するように前記複数のMEMSデバイスに結合された制御回路とを備える装置であって、
各MEMSデバイスに対して、前記制御回路が、前記MEMSデバイスのシャッタを作動させるように構成されたラッチを含み、
前記ラッチが、
それぞれが少なくとも2つのトランジスタを含む、第1および第2の交差結合されたインバータと、
前記第1のインバータの前記少なくとも2つのトランジスタのゲートを、前記第2のインバータの前記少なくとも2つのトランジスタのドレインに結合するインバータ結合相互接続部と、
前記第1および第2のインバータの間の電流の通過を制御するように構成された、前記インバータ結合相互接続部上に配置されたトランジスタを含む第1のスイッチと、
前記インバータ結合相互接続部および前記第1のインバータの前記少なくとも2つのトランジスタのゲートに結合され、前記第1のインバータの前記少なくとも2つのトランジスタのゲートにデータを伝達するように構成されたトランジスタを含む第2のスイッチと、
前記第1のスイッチに結合されたラッチング制御線と、
前記第2のスイッチに結合されたデータ転送制御線とを含み、
前記ラッチング制御線からのラッチ制御信号が、前記データ転送制御線からのデータ転送制御信号に基づいて、前記第2のスイッチが前記第1のインバータの前記少なくとも2つのトランジスタのゲートに前記データを伝達する時間の少なくとも一部の期間、前記第1のスイッチをオフ状態にさせる、装置。
IPC (5件)：
H03K 3/356 ( 200 6.01)
, G09G 3/20 ( 200 6.01)
, G09G 3/34 ( 200 6.01)
, G09F 9/37 ( 200 6.01)
, G02B 26/02 ( 200 6.01)
H03K 3/356 E
, G09G 3/20 624 B
, G09G 3/34 Z
, G09G 3/20 670 K
, G09G 3/20 670 E
, G09F 9/37
, G02B 26/02 B
出願人引用 (9件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
