特許

J-GLOBAL ID：201603014001805560

半導体装置、中央演算処理装置

発明者： 山崎 舜平 ,  津吹 将志 ,  野田 耕生 ,  豊高 耕平 ,  渡邉 一徳 ,  原田 光
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-062295
公開番号（公開出願番号）：特開2016-154246
出願日： 2016年03月25日
公開日（公表日）： 2016年08月25日
要約：

【課題】オフ電流が小さい薄膜トランジスタによって問題なく動作することが可能な記憶素子を含む記憶装置を提供することを課題とする。【解決手段】酸化物半導体層を有する薄膜トランジスタが少なくとも一つ設けられた記憶素子を、マトリクス状に配置した記憶装置を提供する。酸化物半導体層を有する薄膜トランジスタは、電界効果移動度が高く、且つオフ電流を小さくできるため、問題なく良好に動作させることができる。また、消費電力を低くすることもできる。このような記憶装置は、例えば酸化物半導体層を有する薄膜トランジスタが表示装置の画素に設けられている場合に、記憶装置を同一基板上に形成することができるため、特に有効である。【選択図】図6

請求項（抜粋）：

複数の記憶素子を有するメモリ回路を有し、 前記記憶素子は、トランジスタを有し、 前記トランジスタは、ゲート電極と、ゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と重なる酸化物半導体層と、を有し、 前記酸化物半導体層は、InとGaとZnとを有し、 前記酸化物半導体層は、結晶を有し、 前記トランジスタのオフ電流は、チャネル長3μm、チャネル幅10000μmに換算し、ドレイン電圧が1V、ゲート電圧が-5Vから-20Vであるときに、1×10-13A以下であることを特徴とする半導体装置。

IPC (5件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 27/11

FI (6件)：

H01L27/10 671C ,  H01L29/78 613B ,  H01L29/78 618B ,  H01L29/78 627G ,  H01L27/10 381 ,  H01L27/10 321

引用特許：

審査官引用 (2件)

• 半導体素子の処理方法
  公報種別：公開公報   出願番号：特願2008-056284   出願人：キヤノン株式会社
• 半導体装置、CPU、画像処理回路及び電子機器、並びに半導体装置の駆動方法
  公報種別：公開公報   出願番号：特願2004-098016   出願人：株式会社半導体エネルギー研究所