特許
J-GLOBAL ID：201603014046699507
演算処理装置、情報処理装置および演算処理装置の制御方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：特許公報
出願番号（国際出願番号）：特願2012-192692
公開番号（公開出願番号）：特開2014-048986
特許番号：特許第6028470号
出願日： 2012年08月31日
公開日（公表日）： 2014年03月17日
請求項（抜粋）：
【請求項1】 主記憶装置に接続される第1の演算処理装置と入出力装置とに接続する演算処理装置において、
前記主記憶装置からのデータを保持するキャッシュメモリと、
前記入出力装置によるデータの取得を制御するとともに、前記入出力装置から前記主記憶装置が記憶する対象データを転送するよう要求された場合、前記対象データの転送を要求する入出力要求を前記第1の演算処理装置に出力する第1の制御部と、
前記キャッシュメモリを制御するとともに、前記第1の演算処理装置に出力した入出力要求に基づいて前記第1の演算処理装置が出力する応答と対象データとを転送する指示を、前記第1の演算処理装置から受信した場合、前記応答の宛先が自装置であるかを判別するとともに、前記宛先が自装置であると判別したとき、前記入出力要求に対する応答と対象データとを前記第1の制御部に対して出力する第2の制御部を有することを特徴とする演算処理装置。
IPC (1件)：
FI (3件)：
G06F 12/08 531 B
, G06F 12/08 531 C
, G06F 12/08 551 C
