特許
J-GLOBAL ID:201603014249938736
ナノ構造処理のための導電性補助層の形成及び選択的除去
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
園田・小林特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2016-103110
公開番号(公開出願番号):特開2016-195257
出願日: 2016年05月24日
公開日(公表日): 2016年11月17日
要約:
【課題】プラズマ誘起損傷を防止するデバイスを提供する。【解決手段】基板110の上部表面上に導電層120を形成すること、導電層上に触媒のパターン層102、104を形成すること、触媒層上に一又は複数のナノ構造106、108を成長させること及び一又は複数のナノ構造の間及び周囲の導電層を選択的に除去することを含んでなる。【選択図】図3
請求項(抜粋):
一又は複数のナノ構造の作製方法であって:
基板の上部表面上に導電性補助層を形成すること;
導電性補助層上に触媒のパターン層を形成すること;
触媒層上に一又は複数のナノ構造を成長させること;及び
一又は複数のナノ構造の間及び周囲の導電性補助層を選択的に除去すること
を含む方法。
IPC (5件):
H01L 21/320
, H01L 21/768
, H01L 23/532
, H01L 23/522
, H01L 21/285
FI (3件):
H01L21/88 M
, H01L21/88 J
, H01L21/285 C
Fターム (44件):
4M104BB01
, 4M104BB36
, 4M104DD47
, 4M104DD64
, 4M104DD65
, 5F033HH00
, 5F033HH03
, 5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH13
, 5F033HH16
, 5F033HH18
, 5F033HH19
, 5F033HH20
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ00
, 5F033JJ03
, 5F033JJ07
, 5F033JJ08
, 5F033JJ11
, 5F033JJ13
, 5F033JJ16
, 5F033JJ18
, 5F033JJ19
, 5F033JJ20
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033MM30
, 5F033PP08
, 5F033PP12
, 5F033PP15
, 5F033PP19
, 5F033PP26
, 5F033PP27
, 5F033PP28
, 5F033QQ08
, 5F033QQ11
, 5F033QQ12
, 5F033QQ19
, 5F033XX22
引用特許:
前のページに戻る