特許

J-GLOBAL ID：201603015015177860

半導体装置

発明者： 古谷 一馬
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-107725
公開番号（公開出願番号）：特開2012-256409
特許番号：特許第6013773号
出願日： 2012年05月09日
公開日（公表日）： 2012年12月27日
請求項（抜粋）：

【請求項1】 記憶データの入力制御を行う機能を有する第1のトランジスタ、及び前記記憶データを保持する機能を有する容量素子を備えた保持回路と、 前記記憶データと参照データが一致するか否かを比較する機能を有し、第1の演算回路及び第2の演算回路を備えた比較回路と、 前記第1の演算回路及び前記第2の演算回路の動作状態を制御する機能を有するスイッチング素子と、 前記記憶データを前記保持回路に入力する機能を有する第1の入力信号線と、 前記参照データを前記第1の演算回路及び前記第2の演算回路に入力する機能を有し、前記第1の入力信号線と異なる第2の入力信号線と、 前記第1のトランジスタの動作制御信号を入力する機能を有する第1の制御信号線と、 前記スイッチング素子の動作制御信号を入力する機能を有する第2の制御信号線と、 前記スイッチング素子を介して前記第1の演算回路及び前記第2の演算回路と電気的に接続された出力信号線と、を有し、 前記第1のトランジスタは、酸化物半導体を含む半導体層を有し、 前記第1の演算回路または前記第2の演算回路の少なくとも一方で演算結果が一致せず、かつ、前記スイッチング素子が導通状態のとき、前記出力信号線の電位が変動する機能を有することを特徴とする半導体装置。

IPC (1件)：

G11C 15/04 ( 200 6.01)

FI (1件)：

G11C 15/04 601 R

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-155586   出願人：富士通株式会社
• 連想メモリセル
  公報種別：公開公報   出願番号：特願平6-318065   出願人：川崎製鉄株式会社