特許
J-GLOBAL ID：201603020159611983
半導体集積回路およびその動作方法
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：特許公報
出願番号（国際出願番号）：特願2012-120696
公開番号（公開出願番号）：特開2013-246679
特許番号：特許第5902998号
出願日： 2012年05月28日
公開日（公表日）： 2013年12月09日
請求項（抜粋）：
【請求項1】 半導体集積回路は、第1の電源電圧が供給可能である第1供給端子と、第2の電源電圧が供給可能である第2供給端子と、前記第1供給端子と前記第2供給端子とに接続された入力電圧選択回路と、第1電源スイッチと、第2電源スイッチとを具備して、
前記入力電圧選択回路は、パワーオンリセット回路と、入力電圧検出回路と、制御回路とを含み、
前記第1供給端子への前記第1の電源電圧の供給と前記第2供給端子への前記第2の電源電圧の供給とに応答して、前記パワーオンリセット回路は、パワーオンリセット信号を生成して、
前記入力電圧検出回路は前記第1供給端子への前記第1の電源電圧の前記供給に応答して第1電圧検出出力信号を生成して、前記入力電圧検出回路は前記第2供給端子への前記第2の電源電圧の前記供給に応答して第2電圧検出出力信号を生成して、
前記制御回路は、前記パワーオンリセット信号と前記第1電圧検出出力信号と前記第2電圧検出出力信号とに応答して、前記第1電源スイッチと前記第2電源スイッチとを制御して、
前記パワーオンリセット回路のパワーオンリセット動作終了に応答する前記パワーオンリセット信号のレベル変化のタイミングにて、前記入力電圧検出回路は前記第1供給端子への前記第1の電源電圧の前記供給と前記第2供給端子への前記第2の電源電圧の前記供給とを検出して、
前記レベル変化の前記タイミングにて、前記入力電圧検出回路が前記第1供給端子への前記第1の電源電圧の前記供給を検出するが前記第2供給端子への前記第2の電源電圧の前記供給を検出しない第1の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第1電源スイッチと前記第2電源スイッチとをそれぞれオン状態とオフ状態に制御して、
前記パワーオンリセット動作終了の後に前記第1電源スイッチと前記第2電源スイッチとがそれぞれ前記オン状態と前記オフ状態に制御されることにより、前記オン状態に制御された前記第1電源スイッチは前記第1供給端子に供給される前記第1の電源電圧を負荷に供給して、
前記レベル変化の前記タイミングにて、前記入力電圧検出回路が前記第2供給端子への前記第2の電源電圧の前記供給を検出するが前記第1供給端子への前記第1の電源電圧の前記供給を検出しない第2の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第1電源スイッチと前記第2電源スイッチとをそれぞれオフ状態とオン状態に制御して、
前記パワーオンリセット動作終了の後に前記第1電源スイッチと前記第2電源スイッチとがそれぞれ前記オフ状態と前記オン状態に制御されることにより、前記オン状態に制御された前記第2電源スイッチは前記第2供給端子に供給される前記第2の電源電圧を前記負荷に供給して、
前記レベル変化の前記タイミングにて、前記入力電圧検出回路が前記第1供給端子への前記第1の電源電圧の前記供給と前記第2供給端子への前記第2の電源電圧の前記供給とを検出する第3の場合には、前記パワーオンリセット動作終了の後に前記制御回路は前記第1電源スイッチと前記第2電源スイッチの一方と他方をそれぞれオン状態とオフ状態に制御して、
前記第3の場合に、前記制御回路に事前に設定された優先順序に従って、前記第1電源スイッチと前記第2電源スイッチの前記一方と前記他方とがそれぞれ前記オン状態と前記オフ状態に制御され、
前記オン状態に制御された前記一方は、前記第1供給端子または前記第2供給端子に供給される前記第1の電源電圧または前記第2の電源電圧を前記負荷に供給する
半導体集積回路。
IPC (1件)：
FI (2件)：
G06F 1/26 F
, G06F 1/26 334 A
