特許
J-GLOBAL ID：201603020774528921
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
土井 健二
, 林 恒徳
公報種別：特許公報
出願番号（国際出願番号）：特願2012-017211
公開番号（公開出願番号）：特開2013-157476
特許番号：特許第5838833号
出願日： 2012年01月30日
公開日（公表日）： 2013年08月15日
請求項（抜粋）：
【請求項1】 基板上に所定のパターンを有するマスク層を形成する工程と、
前記マスク層をマスクとして前記基板に、前記マスク層によるオーバハングが一端に設けられ他端が塞がったビアホールを形成する工程と、
前記ビアホールの内壁と前記マスク層上とに、絶縁膜と第1のバリア層と第1のシード層とを形成する工程と、
前記ビアホールの途中まで、第1のメッキ層を形成する工程と、
前記第1のメッキ層上にバリア材料層を形成し、当該バリア材料層をスパッタエッチングして、前記ビアホールの内壁に第2のバリア層を形成する工程と、
前記第2のバリア層上に、第2のメッキ層を形成する工程とを有する
半導体装置の製造方法。
IPC (5件)：
H01L 21/3205 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
, H01L 23/532 ( 200 6.01)
, C25D 7/12 ( 200 6.01)
H01L 21/88 J
, H01L 21/88 R
, C25D 7/12
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
