特許
J-GLOBAL ID：200903047211539609

半導体装置およびその製造方法

発明者：
星野 雅孝

星野 雅孝 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-196777
公開番号（公開出願番号）：特開2003-017558
出願日： 2001年06月28日
公開日（公表日）： 2003年01月17日
要約：
【要約】 (修正有)【課題】 半導体基板中に貫通電極を備えた高速半導体装置を提供する。【解決手段】 半導体基板中に凹部41Cを、基板表面に形成した絶縁膜43をハードマスクに使って形成し、かかる凹部をアンダーカット部も含めて低誘電率塗布絶縁膜で充填した後、前記ハードマスクを使って前記凹部中の低誘電率塗布絶縁膜中に凹部を前記塗布絶縁膜がスリーブ45Bを形成するように形成し、かかる凹部をCu46で充填してCuプラグを形成する。さらに多層配線構造を形成した後、前記半導体基板の裏面を研削およびエッチングし、前記Cuプラグを露出させる。
請求項（抜粋）：
半導体基板と、前記半導体基板の第1の表面上に形成された半導体素子と、前記半導体基板の前記第1の表面上に、前記半導体素子を覆うように形成された絶縁膜と、前記絶縁膜上に形成された多層配線構造と、前記半導体基板中に、前記第1の表面から第2の対向する表面に貫通するように形成され、さらに前記絶縁膜中を貫通する貫通孔と、前記貫通孔中に形成され、前記第1の表面から前記第2の表面まで延在する貫通電極とを備えた半導体装置であって、前記貫通孔は、前記絶縁膜中においては第1の径を、前記半導体基板中においては第2の、より大きな径を有し、前記貫通電極は、その全長にわたり前記第1の径に実質的に等しい径を有し、前記半導体基板中においては前記貫通電極と前記貫通孔内壁との間に、絶縁膜スリーブが介在することを特徴とする半導体装置。
IPC (3件)：
H01L 21/768 ,  H01L 21/3205 ,  H01L 27/00 301
FI (4件)：
H01L 27/00 301 B ,  H01L 21/90 A ,  H01L 21/88 J ,  H01L 21/88 T
Fターム (39件)：
5F033HH11 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK13 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033MM30 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ28 ,  5F033QQ47 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR09 ,  5F033RR21 ,  5F033RR23 ,  5F033RR25 ,  5F033RR29 ,  5F033SS22 ,  5F033WW09 ,  5F033XX01 ,  5F033XX02 ,  5F033XX10 ,  5F033XX24
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM