A/D変換装置

発明者： , , , , , ,
出願人/特許権者： ,
代理人 (3件)：山田卓二 , 田中光雄 , 川端純市
公報種別：公開公報
出願番号（国際出願番号）：特願2014-226356
公開番号（公開出願番号）：特開2016-092648
出願日： 2014年11月06日
公開日（公表日）： 2016年05月23日
要約：

【課題】確率的A/D変換を適用して構成された、高い精度を有するA/D変換装置を提供する。【解決手段】入力アナログ電圧と、入力されるディジタルデータに応じた参照電圧との差を示すDAC電圧を出力する電荷転送型DAC回路30と、DAC電圧をディジタルデータにA/D変換するSF-ADC23と、SF-ADCからのディジタルデータを、ディジタルしきい値と比較して比較結果を示すディジタル信号を出力するディジタルコンパレータ11と、入力アナログ電圧を出力ディジタル信号にA/D変換して出力するSARロジック回路12とを備える。しきい値発生手段42は、テストディジタルデータをDAC回路に入力したときに並列型確率的A/D変換手段から出力されるディジタル誤差データに基づいてディジタルしきい値を発生することによりA/D変換誤差を補正する。【選択図】図21

請求項（抜粋）：

入力アナログ電圧をサンプルしてホールドするサンプルホールド回路及び複数のDAC容量を有する電荷転送型DAC回路であって、上記入力アナログ電圧と、入力されるディジタルデータに応じた参照電圧との差を示すDAC電圧を出力する電荷転送型DAC回路と、それぞれ異なるしきい値を有する複数のコンパレータと、当該複数のコンパレータからの各出力信号を加算する加算器とを含み、上記D/A変換手段からのDAC電圧をディジタルデータにA/D変換する並列型確率的A/D変換手段と、所定のディジタルしきい値を発生するしきい値発生手段と、上記並列型確率的A/D変換手段からのディジタルデータを、上記発生されるディジタルしきい値と比較して比較結果を示すディジタル信号を出力するディジタルコンパレータと、上記ディジタルコンパレータからのディジタル信号を、上記ディジタルしきい値と、最上位ビットから最下位ビットまで繰り返して逐次比較するように制御することで、上記入力アナログ電圧を出力ディジタル信号にA/D変換して出力する逐次変換レジスタロジック回路とを備えたA/D変換装置であって、上記しきい値発生手段は、所定のテストディジタルデータを上記DAC回路に入力したときに上記並列型確率的A/D変換手段から出力されるディジタル誤差データに基づいて上記ディジタルしきい値を発生することにより、上記A/D変換誤差を補正することを特徴とするA/D変換装置。

IPC (2件)：

H03M 1/10 , H03M 1/46

FI (2件)：

H03M1/10 A , H03M1/46

Fターム (10件)：

5J022AA02 , 5J022AB04 , 5J022AB07 , 5J022BA03 , 5J022BA04 , 5J022CA07 , 5J022CB01 , 5J022CB06 , 5J022CE08 , 5J022CF01

引用特許：

審査官引用 (1件)

信号検出装置
公報種別：公開公報出願番号：特願2008-208473 出願人：国立大学法人大阪大学

前のページに戻る