文献

J-GLOBAL ID：201702210046295531   整理番号：17A0328643

種々の予備部品を有するメモリのためのハードウェア効率のよいビルトイン冗長度解析【Powered by NICT】

Hardware-Efficient Built-In Redundancy Analysis for Memory With Various Spares

著者 (4件)： Kim Jooyoung (Computer Systems Reliable SOC Laboratory, Department of Electrical and Electronic Engineering, Yonsei University, Seoul, South Korea) ,  Lee Woosung (Computer Systems Reliable SOC Laboratory, Department of Electrical and Electronic Engineering, Yonsei University, Seoul, South Korea) ,  Cho Keewon (Computer Systems Reliable SOC Laboratory, Department of Electrical and Electronic Engineering, Yonsei University, Seoul, South Korea) ,  Kang Sungho (Computer Systems Reliable SOC Laboratory, Department of Electrical and Electronic Engineering, Yonsei University, Seoul, South Korea)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 3  ページ： 844-856  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 記憶容量は増加の一途をたどり,多くの半導体製造会社はより大きな記憶容量のためのスタックメモリダイスしようとしている。,故障発生の確率は,より大きな記憶容量を増加させるので,ビルトイン冗長性解析(BIRA)が最も重要である。ハードウェアオーバヘッドと予備配分効率は分解するので,簡単な行と列から成る従来の予備構造は複数のメモリブロックB IRAのための幾分不十分であった。提案B IRAは各種予備品を用い,簡単な行と列の予備構造よりも高い収率を達成することができる。ここでは,種々の予備タイプを用いた最適修復率を達成できることをB IRAを提案した。提案する分析器は行と列の予備タイプだけでなく大域的および局所的予備タイプを網羅的に調査できる。さらに,断層貯蔵連想メモリ(CAM)構造を提案した。提案CAMは小さく,効率的に断層を収集する。実験結果は,小さいハードウェアオーバヘッドと短い分析時間で高い修復速度を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *冗長度 ,  連想メモリ ,  記憶容量 ,  *記憶装置 ,  分析機器 ,  *ハードウェア
準シソーラス用語： 分析時間 ,  冗長性解析 ,  半導体製造 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： 予備部品 ,  ハードウェア ,  冗長度 ,  解析