文献

J-GLOBAL ID：201702212319265509   整理番号：17A1554231

時間領域アナログとディジタル混合信号処理による深層学習とCMOS技術のための神経形態形成チップの最適化【Powered by NICT】

A Neuromorphic Chip Optimized for Deep Learning and CMOS Technology With Time-Domain Analog and Digital Mixed-Signal Processing

著者 (4件)： Miyashita Daisuke (Toshiba Corp., Kawasaki, Japan) ,  Kousai Shouhei (Toshiba Corp., Kawasaki, Japan) ,  Suzuki Tomoya (Toshiba Corp., Kawasaki, Japan) ,  Deguchi Jun (Toshiba Corp., Kawasaki, Japan)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 10  ページ： 2679-2689  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 深層ニューラルネットワークの推論計算のためのエネルギー効率の高いコプロセッサの需要が増加している。は時間領域ニューラルネットワーク(TDNN),アナログ信号として遅延時間を用いた時間領域アナログとディジタル混合信号処理(TDAMS)を用いたを提案した。TDNNはエネルギー効率の良いアナログ計算を利用するだけでなく,TDAMSの特徴による完全空間展開アーキテクチャを可能にした。提案した完全空間展開アーキテクチャは重量と活性化のための移動エネルギー空腹データ,エネルギー効率の顕著な改善に寄与を減少させた。もアナログ回路の非理想的効果,回路を単純化を緩和し,エネルギー効率の最大化をもたらすことを有用な訓練法を提案した。概念実証チップは48.2TSop/s/Wの前例のない高エネルギー効率を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ディジタル方式 ,  簡素化 ,  ニューラルネットワーク ,  *アナログ系 ,  エネルギー効率 ,  計算機アーキテクチャ ,  *最適化 ,  アナログ回路 ,  *深層
準シソーラス用語： 遅延時間 ,  アナログ信号 ,  *CMOS技術 ,  *深層学習 ,  *混合信号 ,  *時間領域 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (9件)： 時間領域 ,  アナログ ,  ディジタル ,  混合信号 ,  深層学習 ,  CMOS技術 ,  神経 ,  形態形成 ,  最適化