文献
J-GLOBAL ID:201702212893466091   整理番号:17A0887476

高帯域幅と低コストのための2.5次元ガラスインターポーザBGAパッケージの設計と実証【Powered by NICT】

Design and Demonstration of a 2.5-D Glass Interposer BGA Package for High Bandwidth and Low Cost
著者 (9件):
資料名:
巻:号:ページ: 552-562  発行年: 2017年 
JST資料番号: W0590B  ISSN: 2156-3950  CODEN: ITCPC8  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
モバイルサービスに対する消費者の需要は,スマートフォン,ウェアラブル,インターネットものを含む接続されているデバイスの継続的な増殖と成長が期待される。その結果,これらの接続されているデバイスのためのコアネットワークとクラウドインフラストラクチャをサポートする高性能コンピューティングシステムは,低遅延で前例のないダイ間帯域幅を必要とする。次世代性能要求を達成するために,市販製品に適用するために,2.5Dインターポーザのための基本的なパラメータを考慮した:1)短配線長で高い相互接続密度2)低消費電力および3)低実装コスト。本論文で記述した2.5-Dガラスインターポーザコストと電気的性能におけるシリコンインターポーザと相互接続密度有機インターポーザより優れていた。両シリコンおよび有機インターポーザと比較して単位ドルコスト(BWF)単位当たりワット信号電力/帯域幅を改善するための低コストで高帯域幅を達成するためにボールグリッドアレイ(BGA)パッケージとして2.5-Dガラスインターポーザを述べた。,高い圧縮率と優れた表面仕上げのために,ガラスは,シリコンに匹敵する高密度相互接続を形成する超微細線リソグラフィーを与え,本論文で記述したプロセスは増加した銅層の厚さで両面セミアディティブプロセス(SAP)を実行することによってシリコンバックエンドオブラインプロセスよりも優れていた。厚いメタライゼーションは減少導体損失をもたらし,シリコンと比較してチャネル当たり帯域幅を改善した。添加では,ガラスの低損失正接はクロック分配と高速オフパッケージ信号を含むビアを介して必要とするネットの誘電損失を減少させた。薄いパネルと同様にサイズが500mmを超えたロール・ツー・ロールフォーマットにおけるガラスの有用性は,300mmウエハシリコンインターポーザと比較して包装コストを低減した。本論文の焦点は,三つの可能な技術の統合である1)高密度再分布層(RDLs)のための進歩したSAP2)RDLのエキシマレーザアブレーションバイアおよび3)銅ピラー金型組立を持つ微細ピッチ熱圧着 最高BWFで二interdie帯域幅当たりテラビットを達成するためにシリコンのそれに匹敵する相互接続密度で2.5-Dガラスインターポーザ。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般  ,  プリント回路 

前のページに戻る