文献
J-GLOBAL ID:201702214723164413   整理番号:17A0545326

ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化

著者 (3件):
資料名:
巻: 116  号: 511(DC2016 84-108)  ページ: 87-92  発行年: 2017年03月02日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本稿では,65-nm FD-SOIプロセステクノロジで製造されたRISCプロセッサの電源電圧およびしきい値電圧を制御し,消費エネルギーの削減を実現する。プロセッサの要求動作速度に応じて電源電圧およびしきい値電圧を調整することで,単純なDVFS制御と比較して動作速度を悪化させることなく消費エネルギーを最大32%削減可能であることを実測に基づき示す。次に,オンチップメモリとプロセッサのロジック回路それぞれに対し独立して電源電圧およびしきい値電圧を制御する手法を提案する。提案手法の結果,ロジック部およびメモリ部に対し一様に電圧制御する従来手法と比較し,プロセッサの動作速度を悪化させることなく最大16%消費エネルギーを削減可能であることを示す。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
制御方式 
引用文献 (9件):
もっと見る

前のページに戻る