文献

J-GLOBAL ID：201702216281422363   整理番号：17A1567892

トンネルFETとMOSFETのための性能ブースタとしての負性静電容量:実験的研究【Powered by NICT】

Negative Capacitance as Performance Booster for Tunnel FETs and MOSFETs: An Experimental Study

著者 (9件)： Saeidi Ali (Laboratory of Micro and Nano-Electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Jazaeri Farzan (Laboratory of Integrated Circuits, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Bellando Francesco (Laboratory of Micro and Nano-Electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Stolichnov Igor (Laboratory of Micro and Nano-Electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Luong Gia V. (Forschungszentrum Juelich, Peter Gruenberg Institute 9 (PGI-9), Juelich, Germany) ,  Zhao Qing-Tai (Forschungszentrum Juelich, Peter Gruenberg Institute 9 (PGI-9), Juelich, Germany) ,  Mantl Siegfried (Forschungszentrum Juelich, Peter Gruenberg Institute 9 (PGI-9), Juelich, Germany) ,  Enz Christian C. (Laboratory of Integrated Circuits, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland) ,  Ionescu Adrian M. (Laboratory of Micro and Nano-Electronic Devices, E ́cole Polytechnique Fe ́de ́rale de Lausanne, Lausanne, Switzerland)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 38  号： 10  ページ： 1485-1488  発行年： 2017年 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： トンネルFET(TFET)と負の静電容量(NC)効果によるMOSFETの性能の完全な実験的研究を初めて報告した。強誘電体負性容量間の静電容量整合の重要性とヒステリシスと非ヒステリシス特性を達成するために,素子容量を検討した。PZT強誘電体キャパシタは,三端子TFETとMOSFETのゲートに接続されていると増幅と安定性のための部分的または完全なマッチングNC条件が得られた。まず,ヒステリシスと非ヒステリシスNC TFETの特性を実証した。主な性能ブースティングは非ヒステリシスNC TFETで得られ,ON電流は500倍増加し,相互コンダクタンスは三桁の大きさで増強され,低勾配領域を拡張した。性能のブースティングはヒステリシスNC TFETにおける中程度である。第二に,MOSFETに同じNCブースタの影響を調べた。1.5Vヒステリシスを持つ4急mV/decadeサブしきい値スイングは28nm CMOS技術で作製した市販デバイスで得られた。さらに,静電容量の完全なマッチングと20mV/decadeまで低下サブ閾値スイングがある無ヒステリシスNC MOSFETを実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CMOS ,  ヒステリシス ,  電流 ,  相互コンダクタンス ,  *静電容量 ,  マッチング ,  *MOSFET ,  強誘電体
準シソーラス用語： サブ閾値スイング ,  ブースティング ,  強誘電体コンデンサ ,  *実験研究 ,  ネガティブキャパシタンス ,  *トンネル電界効果トランジスタ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： トンネルFET ,  MOSFET ,  ブースタ ,  負性静電容量 ,  実験的研究