文献
J-GLOBAL ID:201702216770886179   整理番号:17A0965781

14nm金属ゲート膜はスタック開発と挑戦【Powered by NICT】

14nm metal gate film stack development and challenges
著者 (6件):
資料名:
巻: 2017  号: CSTIC  ページ: 1-3  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
1614nmとそれ以降に進むIC技術として,優れた漏れ性能の利点を持つFinFETアーキテクチャはIC産業の主流となりつつある。しかし,その非常に攻撃的な構造とプロファイル,CD収縮,影効果とギャップ充填困難性のために,統合およびプロセスのための大きな挑戦をもたらす。本研究では,TaN,TiN(TiSiN),TiAlとCVDWを含む原子層堆積(A LD)金属膜は置換金属ゲート応用のために研究した。ステップ被覆率とギャップ充填,負荷効果と仕事関数の調整可能な範囲の課題を検討し,検討した。高Kキャッピング層(TiNやTaN),仕事関数金属(TiN&TiAl),W障壁層(TiN)の厚さはすべてのN/P MOS素子のVtに強い影響を示し,300以上のmV同調範囲仕事関数を達成することができた。に加えて,より高いAl:Ti比過程,TiAlとW障壁TiN間の界面特別な処理と異なるWプロセスはNMOS Vtを下げることができる。最後に,CD開口が5nmより大きいときA LDとCVDプロセスは良好なギャップ充填性能を確保する(アスペクト比は約20:1である)。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
固体デバイス製造技術一般 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る