文献
J-GLOBAL ID:201702218218335888   整理番号:17A1810918

電荷捕獲フラッシュメモリ用SiO2/ZrO2ハイブリッドトンネル障壁の電気特性

Electrical characteristics of SiO2/ZrO2 hybrid tunnel barrier for charge trap flash memory
著者 (6件):
資料名:
巻: 56  号:ページ: 086503.1-086503.7  発行年: 2017年08月 
JST資料番号: G0520B  ISSN: 0021-4922  CODEN: JJAPB6  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
この論文では,保持特性ばかりでなくプログラム速度および消去速度とを改善するために,金属-Al2O3-SiO2-Si3N4-SiO2-ケイ素(MAONOS)構造中のSiO2/ZrO2ハイブリッドトンネル酸化物の電気特性を調べた。通常のMAONOS構造中へのZrO2の挿入は17MV/cmにおいてプログラムによるVthの変化を6.8Vまで増加させ,消去によるVthの変化を-3.7Vまで増加させる。これらの結果はトンネル酸化物中の高k ZrO2によるFowler-Nordheim(F/N)トンネル障壁の減少で理解できる。さらに,SiO2中のZr拡散が界面領域にZrxSi1-xO2の形成を生じ,SiO2のバンドギャップを低減させる。このハイブリッドトンネル酸化物の保持特性はSiO2の厚さに依存して変化する。30Å未満の薄いSiO2の場合,トンネル酸化物の保持特性はSiO2だけのトンネル酸化物と比較して劣る。しかし,40Å以上の厚いSiO2厚さをもつハイブリッドトンネル酸化物はSiO2だけのトンネル酸化物の場合と比較して改善した保持挙動を生ずる。ZrO2の電荷密度の詳細な解析をISPP試験で行った。得られた電荷密度は総電荷密度と比較して極めて小さく,これは挿入されたZrO2層が電荷貯蔵誘電体よりもトンネル材料となっていることを示している。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
金属-絶縁体-半導体構造  ,  半導体集積回路 
引用文献 (12件):
  • R. Bez, E. Camerlenghi, A. Modelli, and A. Visconti, Proc. IEEE 91, 489 (2003).
  • H. Tanaka, M. Kido, K. Yahashi, M. Oomura, R. Katsumata, M. Kito, Y. Fukuzumi, M. Sato, Y. Nagata, Y. Matsuoka, Y. Iwata, H. Aochi, and A. Nitayama, Symp. VLSI Technology, 2007, p. 14.
  • J. Kim, A. J. Hong, M. Ogawa, S. Ma, E. B. Song, Y.-S. Lin, J. Han, U.-I. Chung, and K. L. Wang, Symp. VLSI Technology, 2008, p. 122.
  • J. H. Jang, H. S. Kim, W. S. Cho, H. S. Cho, J. H. Kim, S. I. Shim, Y. G. Jang, J. H. Jeong, B. K. Son, D. W. Kim, K. H. Kim, J. J. Shim, J. S. Lim, K. H. Kim, S. Y. Yi, J. Y. Lim, D. Chung, H. C. Moon, S. M. Hwang, J. W. Lee, Y. H. Son, U. I. Chung, and W. S. Lee, Symp. VLSI Technology, 2009, p. 192.
  • W. J. Tsai, N. K. Zous, C. J. Liu, C. C. Liu, C. H. Chen, T. Wang, S. Pang, C.-Y. Lu, and S. H. Gu, IEDM Tech. Dig., 2001, p. 719.
もっと見る

前のページに戻る