SSDのための実験とシミュレーションボードレベル落下試験の間の相関に関する研究【Powered by NICT】

Tae Min Kang; Yong Chang Lee; Byung Kwon Bae; Won Seob Song; Jae Sung Lee

文献

J-GLOBAL ID：201702218921220483 整理番号：17A0966370

SSDのための実験とシミュレーションボードレベル落下試験の間の相関に関する研究【Powered by NICT】

A study on the correlation between experiment and simulation board level drop test for SSD

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A0966370&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0966370&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (5件)： , , , ,
資料名：
巻： 2017 号： EuroSimE ページ： 1-6 発行年： 2017年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

近年,携帯型電子製品は,それらのサイズと重量のために有用な耐用年数中に低下する傾向がある。落下衝撃中のICパッケージのボードレベルはんだ接合信頼性は,半導体メーカと電子製品メーカにとって大きな関心事となっている。パッケージははんだ接合破壊,衝撃中のPCB曲げおよび機械的衝撃の組合せで誘起された影響を受けやすい。,ボードレベル落下試験は小型携帯製品のはんだ接合信頼性性能を特性化するために有効な方法である。本研究では,SSDのボードレベル落下試験をシミュレーションを調べ,比較した。BGAパッケージアセンブリの有限要素モデリング提示JEDEC(JESD22-B111)標準を適用して落下試験中のはんだ接合部の応力応答と歪挙動を研究した。シミュレーションは,最大応力はPCBまたはパッケージ側,落下信頼性試験後の故障解析における観察された亀裂発生の位置と良く一致したが最も外側のはんだボールに位置していたことを明らかにした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

, , , , , , ,
, , , , , , , 【Automatic Indexing@JST】

固体デバイス計測・試験・信頼性 , 計算機システム開発

, , , ,

前のページに戻る