文献

J-GLOBAL ID：201702220885746213   整理番号：17A0852230

低有効質量チャネル共通ダブルゲートMOSFETのための表面ポテンシャル方程式【Powered by NICT】

Surface Potential Equation for Low Effective Mass Channel Common Double-Gate MOSFET

著者 (2件)： Chakraborty Ananda Sankar (Department of Electronic Systems Engineering, Nano-Scale Device Research Laboratory, Indian Institute of Science, Bengaluru, India) ,  Mahapatra Santanu (Department of Electronic Systems Engineering, Nano-Scale Device Research Laboratory, Indian Institute of Science, Bengaluru, India)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 64  号： 4  ページ： 1519-1527  発行年： 2017年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 正確でしかも計算効率の良い表面電位方程式(SPE)の定式化は,低有効質量チャネル量子井戸MOSFETのためのコンパクトモデルの開発に向けた基本的なステップである。本論文では,多重サブバンド電子占有率と酸化物の厚さ非対称性を考慮したこのようなデバイスのための新しいSPEを提案した。以前の試みとは異なり,ここでは,純粋に物理的なモデリングアプローチ(有限及び無限ポテンシャル井戸からの溶液を混合する,または経験的モデルパラメータを使用しないなどの)を採用し,同じレベルでほとんど数学的複雑性を保持している。提案したSPEから計算したゲート静電容量はチャネル厚さ,有効質量,酸化膜厚非対称性,及びバイアス電圧の広い範囲で数値デバイスシミュレーションとよく一致することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 酸化 ,  占有率 ,  *表面電位 ,  *MOSFET ,  *有効質量 ,  膜厚 ,  *チャネル ,  定式化 ,  静電容量 ,  非対称性 ,  量子井戸
準シソーラス用語： デバイスシミュレーション ,  サブバンド ,  コンパクトモデル ,  *ダブルゲートMOSFET , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 有効質量 ,  チャネル ,  ダブルゲートMOSFET ,  表面ポテンシャル ,  方程式