文献

J-GLOBAL ID：201702221812707196   整理番号：17A0856372

高性能相変化メモリのためのリセスセル構造【Powered by NICT】

Recessed cell structure for high performance phase change memory

著者 (11件)： Xu Zhen (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Xu Zhen (University of the Chinese Academy of Sciences, Beijing 100049, China) ,  Liu Bo (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Liu Bo (Suzhou University of Science and Technology, School of Chemical Biology and Materials Engineering, Suzhou 215009, Jiangsu Province, China) ,  Chen Yifeng (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Gao Dan (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Gao Dan (University of the Chinese Academy of Sciences, Beijing 100049, China) ,  Wang Heng (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Wang Heng (University of the Chinese Academy of Sciences, Beijing 100049, China) ,  Song Zhitang (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Micro-system and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China) ,  Zhan Yipeng (Semiconductor Manufacturing International Corporation, Shanghai 201203, China)
資料名： Materials Science in Semiconductor Processing  (Materials Science in Semiconductor Processing)
巻： 64  ページ： 143-146  発行年： 2017年 
JST資料番号： W1055A  ISSN： 1369-8001  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： リセス細胞構造を持つ新しい相変化メモリは40nm相補型技術に基づいて作製することに成功した。エッチングバック(EB)プロセスと蒸着エッチング堆積(DED)プロセスは,埋込み正孔の形成とGe_2Sb_2Te_5を持つ凹型ホールのギャップ充填にそれぞれ使用した。EBとDEDを組み合わせると,リセスセル構造は,現行の平面構造に基づいて製作された容易にできる。RESET電流は33.3%から0.8mAに減少し,RESET抵抗の分布テイルを解いた。,300倍以上の抵抗比で約10~7サイクル耐久性が得られた。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 平面構造 ,  *エッチング ,  電流 ,  正孔 ,  耐久性 ,  細胞構成体 ,  凹形 ,  蒸着
準シソーラス用語： *相変化メモリ , 【Automatic Indexing@JST】

著者キーワード (4件)： 相変化メモリ ,  リセスセル構造 ,  RESET尾部 ,  リセット電流

分類 (2件)： 半導体集積回路  (NC03162T) ,  太陽電池  (NC03084O)

タイトルに関連する用語 (3件)： 高性能 ,  相変化メモリ ,  セル構造