文献

J-GLOBAL ID：201702224921876509   整理番号：17A1864822

ディジタル応用のための歪Si/歪Si1-yGey/緩和Si1-xGex MOSFETと回路の性能における歪誘起変化【JST・京大機械翻訳】

著者 (3件)： Kumar Subindu (DEPARTMENT OF ELECTRONICS ENGINEERING, INDIAN SCHOOL OF MINES, DHANBAD 826004, INDIA) ,  Kumari Amrita (DEPARTMENT OF ELECTRONICS ENGINEERING, INDIAN SCHOOL OF MINES, DHANBAD 826004, INDIA) ,  Das Mukul K (DEPARTMENT OF ELECTRONICS ENGINEERING, INDIAN SCHOOL OF MINES, DHANBAD 826004, INDIA)
資料名： Journal of Central South University  (Journal of Central South University)
巻： 24  号： 6  ページ： 1233-1244  発行年： 2017年 
JST資料番号： W1117A  ISSN： 2095-2899  CODEN： JCSUBS  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： 積層したSi-ゲルマニウム(Ge)圧縮層の上部にシリコン(Si)層を成長させることにより,前者に引張歪を導入することができ,優れたデバイス特性を得ることができた。このような構造は高性能の相補型金属-酸化物-半導体(CMOS)回路に用いることができる。深いサブミクロン/ナノメートル領域へのダウンスケーリング金属-酸化物-半導体電界効果トランジスタ(MOSFET)は,チャネル抵抗に匹敵するようにソース(S)とドレイン(D)直列抵抗を与えるので,無視できない。歪Siデバイスの持続的技術的重要性のために,本研究では,S/D直列抵抗の存在下で,歪シリコン/Si1-yGey/緩和Si1-xGex MOSFETとその関連回路の性能を評価するための多重反復技術を提案し,デバイスと関連ディジタル回路の性能を忠実にプロットできるシミュレータの開発に導いた。素子/回路性能に及ぼす歪の影響を金属ゲートと高k誘電体材料に重点を置いて調べた。Data from Wanfang. Translated by JST【JST・京大機械翻訳】

シソーラス用語： ディジタル回路 ,  *緩和現象 ,  半導体 ,  シミュレータ ,  *MOSFET ,  酸化物 ,  チャネル ,  *ケイ素 ,  *ディジタル方式 ,  回路特性
準シソーラス用語： 高k誘電体 ,  メタルゲート ,  直列抵抗 ,  ダウンスケーリング ,  デバイス特性 , 【Automatic Indexing@JST】

分類 (5件)： 固体デバイス製造技術一般  (NC03030V) ,  パターン認識  (JE07000S) ,  金属-絶縁体-半導体構造  (BM03085X) ,  トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： ディジタル ,  応用 ,  歪 ,  Si ,  緩和 ,  MOSFET ,  誘起