文献

J-GLOBAL ID：201702225827542270   整理番号：17A1721420

先端技術ノードのプロセス開発のためのサブデザインルール短絡の検出【Powered by NICT】

Detection of Sub-Design Rule Shorts for Process Development in Advanced Technology Nodes

著者 (2件)： Lei Ming (GLOBALFOUNDRIES, Malta, NY, USA) ,  Wu Kevin T. (CFM, GLOBALFOUNDRIES, Malta, NY, USA)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 30  号： 4  ページ： 418-425  発行年： 2017年 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 原子スケールまで電気短絡は先端技術プロセス開発における最も重要な収率detractorsとして出現した。本論文では,電子ビーム曝露下でのトランジスタレベル応答に由来する種々の充電動的効果により成功した検出を実証した。光子または走査方向と結合した帯電動的効果は臨界電圧コントラスト欠陥検出のための非常に有用であることを見出した。電子ビーム検査スキャンから同じ欠陥位置に他の特性化方法との相関は,種々の短絡機構のための一貫した結果を示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： コントラスト ,  光子 ,  臨界電圧 ,  キャラクタリゼーション ,  充電 ,  故障検出 ,  *プロセス開発 ,  電子ビーム ,  走査
準シソーラス用語： 原子スケール , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： 先端技術 ,  ノード ,  プロセス ,  開発 ,  サブ ,  デザインルール ,  短絡