文献

J-GLOBAL ID：201702226498974123   整理番号：17A1651111

SRAMベースのFPGAのための多重SEUの高速故障注入プラットフォーム【Powered by NICT】

A fast fault injection platform of multiple SEUs for SRAM-based FPGAs

著者 (6件)： Zhang Rongsheng (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Xiao Liyi (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Li Jie (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Cao Xuebing (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Qi Chunhua (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Wang Mingjiang (Harbin Institute of Technology, Shenzhen, Shenzhen, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： PHM (Harbin)  ページ： 1-5  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,SRAMベースFPGAは,その高い密度と構成可能性による空間に適用されてきた。しかし,SEUへの高い感度のために,空間に適用することは困難である。特徴サイズの減少とともに,SRAM型FPGAであるSEUに敏感であった。FPGAにおけるSEUへの設計の感度を評価する方法である空間への応用にとって非常に重要である。本論文では,SRAMベースFPGAのための高速故障注入プラットフォーム,FPGAにおける設計の感度を評価し,故障注入プラットフォームそれ自身によって蓄積されたSEUを修復するためのSRAMベースFPGAにおける多重SEUをエミュレートすることができるを示した。断層は構成メモリにおけるデータを修正することによりFPGA内部配置ポートICAPを介して注入した。外部注入よりも速いICAPによる内部注入を用いた。スピードアップするために注入された位置は各クロックで利用可能である。故障注入モジュールとユーザ設計モジュールはそれ自身を注入し,破壊に至る故障注入モジュールを避けるために,特別な配置による分離した。EPGAで構成されたISCAS85ベンチマーク回路の感度を示し,誤り率と資源利用を比較することにより,故障注入プラットフォームを検証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ポート ,  *SRAM ,  記憶装置 ,  *多重化 ,  クロック ,  *高速度 ,  *FPGA ,  誤り率 ,  エミュレーション
準シソーラス用語： 資源利用 ,  ベンチマーク回路 ,  *故障注入 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  半導体の放射線による構造と物性の変化  (BK16123E)

タイトルに関連する用語 (6件)： SRAM ,  FPGA ,  多重 ,  SEU ,  故障注入 ,  プラットフォーム