文献

J-GLOBAL ID：201702227583382770   整理番号：17A1356801

7nm FinFETの設計されたウェアラブルエレクトロニクス用の,統合書込み及び読出しの援助による電荷リサイクル低電力SRAM【Powered by NICT】

Charge recycled low power SRAM with integrated write and read assist, for wearable electronics, designed in 7nm FinFET

著者 (7件)： Nautiyal Vivek (ARM Inc. San Jose, CA, USA) ,  Singla Gaurav (ARM Inc. San Jose, CA, USA) ,  Singh Satinderjit (ARM Inc. San Jose, CA, USA) ,  Bohra Fakhruddin ali (ARM Inc. San Jose, CA, USA) ,  Dasani Jitendra (ARM Inc. San Jose, CA, USA) ,  Gupta Lalit (ARM Inc. San Jose, CA, USA) ,  Dwivedi Sagar (ARM Inc. San Jose, CA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISLPED  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電子工業における最近の傾向は,知的ウェアラブルの概念とスマート時計,適合トラッカー,スマートセンサ,スマートガラスのようなもの(IoT)のインターネットである。低消費電力プロセッサの必要性とそのようなデバイスにおいてますます大きな埋込みSRAMである。これらのデバイスの動作電圧の低減,低消費電力となる。しかし,低電圧でのプロセス変化がSRAMビットセルにおける読取り,書込み信頼性問題を引き起こす。SRAM信頼性の問題を克服するために,著者らは,新規な集積読取り技術スキームの存在状態と比較して,面積と消費電力の節約と書込み補助方式を提案した。書込み補助のために,ビットセルアクセストランジスタのソース電圧へのゲートを上げ,書込みマージンを改善する負ビット線バイアスを注入する。援助のために,ビット線カラム当たり1個のトランジスタを付けによるビット線プリチャージレベルを低下させた。面積と電力の節約は,読取と書込補助回路間の静電容量共有とリサイクル荷電を用いたプリチャージビット線によるものである。提案した回路のSRAMの実装においては,筆者らはビット線プリチャージ中に10%の高い動的電力節約を見出した。負ビット線技術を用いた更なる動作電圧で約150mV減少を介して電力消費を減少させた。読取と書込余裕要件に依存して,設計におけるコンデンサはプログラマブルと柔軟性のために分離することができた。本論文で提示したSRAMアレイは各種漏れ低減モードを利用した。面積の点では,16384×72m8fb8記憶例えば,面積オーバヘッドは1.7%であった。低電力,低面積オーバヘッド援助方式と漏れ低減モードを用いたSRAMは,ウェアラブルエレクトロニクスとIoTにおける重要な応用を持つことができる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： トランジスタ ,  電力消費 ,  *リサイクル ,  信頼性 ,  コンデンサ ,  バイアス ,  *SRAM ,  静電容量 ,  消費電力 ,  柔軟性 ,  電圧
準シソーラス用語： プリチャージ ,  ビット線 ,  低電圧 ,  *低電力化 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： FinFET ,  設計 ,  統合 ,  書込み ,  読出し ,  援助 ,  電荷 ,  リサイクル ,  低電力 ,  SRAM