文献

J-GLOBAL ID：201702227980225554   整理番号：17A0214250

10nm FinFET CMOSとそれ以降のための空気スペーサ【Powered by NICT】

Air spacer for 10nm FinFET CMOS and beyond

著者 (17件)： Cheng K. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Park C. (GLOBALFOUNDRIES, 257 Fuller Rd, Albany, NY 12203) ,  Yeung C. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Nguyen S. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Zhang J. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Miao X. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Wang M. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Mehta S. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Li J. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Surisetty C. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Muthinti R. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Liu Z. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Tang H. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Tsai S. (GLOBALFOUNDRIES, 257 Fuller Rd, Albany, NY 12203) ,  Yamashita T. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Bu H. (IBM, 257 Fuller Rd, Albany, NY 12203) ,  Divakaruni R. (IBM, 257 Fuller Rd, Albany, NY 12203)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： IEDM  ページ： 17.1.1-17.1.4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 初めて,著者らは,10nmノード寸法でFinFET技術を用いた空気スペーサの統合を報告した。空気スペーサによる寄生容量低減の利点はトランジスタレベル(15~25%還元オーバーラップ容量(C_OT))およびリング発振器レベル(10~15%削減有効静電容量(Cf))の両方で実証することに成功した。FinFETにおける空気スペーサを統合する重要なプロセスの挑戦及び素子との関係を同定した。部分空気スペーサ方式,空気スペーサは,フィントップ以上でのみ形成され,二つの誘電体ライナをサンドイッチしたを提案し,歩留りと信頼性へのリスクを最小化するFinFET技術における空気スペーサを採用する実行可能なオプションである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 信頼性 ,  ライナ ,  リング発振器 ,  *スペーサ ,  静電容量 ,  歩留り ,  漂遊容量 ,  誘電体 ,  *CMOS
準シソーラス用語： オーバラップ ,  *FinFET , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： FinFET ,  CMOS ,  スペーサ