文献

J-GLOBAL ID：201702229512241722   整理番号：17A1641298

論理構造還元方式に基づく低電力19トランジスタ真の単相クロックフリップフロップの設計【Powered by NICT】

Low-Power 19-Transistor True Single-Phase Clocking Flip-Flop Design Based on Logic Structure Reduction Schemes

著者 (5件)： Lin Jin-Fa (Department of Information and Communication Engineering, Chaoyang University of Technology, Taichung, Taiwan) ,  Sheu Ming-Hwa (Department of Electronic Engineering, National Yunlin University of Science and Technology, Douliu, Taiwan) ,  Hwang Yin-Tsung (Department of Electrical Engineering, National Chung Hsing University, Taichung, Taiwan) ,  Wong Chen-Syuan (Department of Electronic Engineering, National Yunlin University of Science and Technology, Douliu, Taiwan) ,  Tsai Ming-Yan (Department of Electronic Engineering, National Yunlin University of Science and Technology, Douliu, Taiwan)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 11  ページ： 3033-3044  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文において,わずか19個のトランジスタを用いて達成された超低消費電力真の単相クロックフリップフロップ(FF)設計を提案した。設計マスタ-スレーブ型論理構造に従い,静的CMOS論理と相補的パストランジスタ論理の両方から成るハイブリッド論理設計を特徴としている。設計では,高出力と遅延性能を達成するためのトランジスタの数を減らすことである論理構造低減方式。回路単純さにもかかわらず,内部ノードが漏れ電力消費を避けるために手術中の浮遊左なかった。この設計では,スレーブラッチの高速状態遷移を容易にする,仮想V_DD設計手法は時間性能を向上させるために考案した。回路実装では,トランジスタサイズは電力遅延積(PDP)に関して最適化した。TSMC90nm CMOSプロセスは,実装技術として選択した。本論文では,七FF設計の性能レベルを比較した。各FFのタイミングパラメータを最初に特性化した。レイアウト後のシミュレーション結果は,提案した設計は,PDP,クロックにQ遅延,平均電力消費,及び漏れ消費電力のような種々の性能指数の優れていたことを示した。さらに,設計は最小のレイアウト面積を持つことを決定した。従来の伝送ゲートベースFF設計と比較して,提案した設計におけるPDP改善は63.5%まで(12.5%スイッチング活性)であったと面積節約は約10%であった。更なるプロセスコーナー,電源電圧設定と動作周波数のシミュレーションは設計の信頼性を研究するために行った。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 論理設計 ,  信頼性 ,  *クロック ,  スイッチング ,  電力消費 ,  キャラクタリゼーション ,  消費電力 ,  *単相 ,  *トランジスタ ,  シミュレーション ,  性能指数 ,  最適化 ,  高速度
準シソーラス用語： 電源電圧 ,  *論理構造 , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (8件)： 論理構造 ,  還元 ,  低電力 ,  トランジスタ ,  単相 ,  クロック ,  フリップフロップ ,  設計