文献
J-GLOBAL ID:201702230902899773   整理番号:17A1104259

極低消費電力集積回路のための次世代デバイス向けエピタキシャル基板の研究開発

Trends in Development of Epitaxial Wafers for Emerging Devices Applied to Ultra-low Power-Consumption Integrated Circuits
著者 (2件):
資料名:
巻: 2017  ページ: 17-25  発行年: 2017年07月31日 
JST資料番号: F0315A  ISSN: 0387-1312  資料種別: 逐次刊行物 (A)
記事区分: 文献レビュー  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
IOT時代を迎え,低消費電力プロセッサが益々求められている。本稿は,独立行政法人科学技術振興機構の戦略的創造研究推進事業「素材・デバイス・システム融合による革新的ナノエレクトロニクスの創成,極低消費電力集積回路のためのトンネルMOSFETテクノロジーの構築」プロジェクトの下に行った研究成果と共に,関連技術動向を紹介した。次の項目について述べた。1)極低消費電力デバイスとしてのトンネルトランジスタ,1.1)TFETによる低消費電力化,2)III-V族化合物半導体をチャンネル材料として利用したTFET,2.1)InGaAsTFETの開発,2.2)高In組成InGaAsチャンネル層の検討,2.3)高In組成InGaAs量子井戸構造チャンネルの検討,2.4)ゲート酸化膜のスケーリング(薄膜化)によるTFETのデバイス特性改善,2.5)ヘテロ接合を利用したTFET,3)III-V族化合物半導体のSiテクノロジーとの融合,3.1)III-V族化合物半導体の300mmSi基板上への集積化に向けての検討,3.2)極低消費電力化に向けた技術開発。
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ  ,  半導体集積回路 
引用文献 (61件):
もっと見る

前のページに戻る