文献

J-GLOBAL ID：201702231930534639   整理番号：17A0359588

ディジタルコンバージェンスモバイルデバイスにおける組込み型SoCのための超並列SIMDマトリックスを用いたセキュアデータ処理

Secure data processing with massive-parallel SIMD matrix for embedded SoC in digital-convergence mobile devices

著者 (3件)： Kumaki Takeshi (Department of Electronic and Computer Engineering, Ritsumeikan University, 1-1-1, Noji-Higashi, Kusatsu, Shiga 525-8577, Japan) ,  Koide Tetsushi (Research Institute for Nanodevice and Bio Systems, Hiroshima University, 1-4-2, Kagamiyama, Higashi-Hiroshima, Hiroshima 739-8527, Japan) ,  Fujino Takeshi (Department of Electronic and Computer Engineering, Ritsumeikan University, 1-1-1, Noji-Higashi, Kusatsu, Shiga 525-8577, Japan)
資料名： IEEJ Transactions on Electrical and Electronic Engineering  (IEEJ Transactions on Electrical and Electronic Engineering)
巻： 12  号： 1  ページ： 96-104  発行年： 2017年01月 
JST資料番号： W1854A  ISSN： 1931-4973  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本文は,ディジタルコンバージェンスモバイルデバイスにおける組込み型システムオンチップ(SoC)のための超並列単一命令複数データ(SIMD)マトリックスを用いたセキュアデータ処理を示した。最近のモバイルデバイスは,個人情報の漏れを防ぐため,暗号処理などのプライベート情報セキュア技術を使用することが必要とされているが,これはデバイスの要求仕様,特に高速処理用の暗号実行,電力消費,低ハードウェアコスト,適応能力および安全性状態を維持するためのエンドユーザ操作を増加させている。これらのセキュリティ関連要件を満足させるため,インターリーブ-ビットスライス処理法を提案した。これはモバイルプロセッサでの五つの機密モードを用いた新しい並列ブロック暗号処理に対して二つの処理概念(ビットスライス処理およびインターリーブ処理)を組合わせたものである。更に,並列ブロック暗号実行の有効性を検証するためにインターリーブ-ビットスライス処理に対して超並列SIMDマトリックスプロセッサ(MX-1)を採用した。連邦情報処理標準認可のブロック暗号からの実行目標として,データ暗号化標準(DES),トリプルDESおよび高度暗号化標準(AES)アルゴリズムを選択した。本文で主に調べているAESアルゴリズムに対して,MX-1実行は他の従来のモバイルプロセッサよりもバイト当りのクロックサイクルが93%まで少ない。更に,MX-1結果は全ての機密モードに対してほぼ一定である。MX-1用の評価ボードを用いた並列ブロック暗号処理の実用エネルギー効率はBeagleBoard-xMのものより約4.8倍高いことが分かった。このBeagleBoard-xMは単一ボードコンピュータであり,ARM Cortex-A8モバイルプロセッサを使用している。また,単一ビット論理関数の演算を改善するため,MX-1を用いたインターリーブ-ビットスライス暗号処理に対してマルチビット論理ライブラリの開発を提案した。これにより,クロックサイクル数は他の関連研究で報告されたものの中で最小である。その結果として,MX-1での五つの機密モードを用いたインターリーブ-ビットスライスブロック暗号処理は,様々のディジタルコンバージェンスモバイルデバイス用の並列ブロック暗号処理の実行に対して有効である。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *融合 ,  ディジタル方式 ,  *公開鍵暗号 ,  国家規格 ,  *セキュリティシステム ,  *並列処理 ,  符号 ,  *マイクロプロセッサ ,  *データ処理 ,  並列演算 ,  *SIMDマシン ,  *超LSI ,  *携帯端末 ,  秘密鍵暗号 ,  電力消費 ,  アルゴリズム ,  秘密 ,  情報処理 ,  エネルギー効率 ,  *RISCマシン
準シソーラス用語： *ディジタルコンバージェンス ,  *DES暗号 ,  *AES【規格】 ,  インターリーブ化符号 ,  インターリーブ ,  *組み込みプロセッサ ,  ビットスライスプロセッサ ,  大規模並列計算 ,  SOC【IC】 ,  モバイルデバイス ,  ブロック暗号 ,  暗号アルゴリズム ,  暗号処理

著者キーワード (8件)： digital-convergence ,  DES ,  triple-DES ,  AES ,  parallel processing ,  interleaved implementation ,  bitslice implementation ,  embedded processor

分類 (2件)： 符号理論  (ND02030R) ,  汎用演算制御装置  (JC04020N)

引用文献 (35件)：

• Uchiyama K. Processor technologies for system LSI's. Journal of IEICE; 2012; 95(7): 582-588.
• Abe Y, Ikeda H, Emura M. Security technologies for smartphones. Magazine FUJITSU; 2012; 65(5): 603-609.
• Phifer L. How mobile device encryption works to protect sensitive data. TechTarget. 2015. http://searchconsumerization.techtarget.com/tip/How-mobile-device-encryption-works-to-protect-sensitive-data. Accessed December 25, 2013.
• Intel Corporation. Securing the Enterprise with Intel AES-NI. TechTarget 2015. http://www.intel.com/content/dam/doc/whitepaper/enterprise-security-aes-ni-white-paper.pdf.
• Nakajima M, Noda H, Dosaka K, Nakata K, Higashida M, Yamamoto O, Mizumoto K, Kondo H, Shimazu Y, Arimoto K, Saitoh K, Shimizu T. A 40GOPS 250 mW massively parallel processor based on matrix architecture. ISSCC Digest of Technical Papers. 2006; 410-412.

タイトルに関連する用語 (4件)： 組込み ,  SOC ,  SIMD ,  マトリックス