文献

J-GLOBAL ID：201702233296864438   整理番号：17A0885682

PerfとフェアSMTマルチコアにおける強化性能と公平性への進展を意識したスケジューラ【Powered by NICT】

Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores

著者 (4件)： Feliu Josue (Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain) ,  Sahuquillo Julio (Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain) ,  Petit Salvador (Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain) ,  Duato Jose (Department of Computer Engineering(DISCA), Universitat Polite`cnica de Vale`ncia, Cami ́ de Vera s/n, Vale`ncia, Spain)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 66  号： 5  ページ： 905-911  発行年： 2017年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 今日では,高性能のマルチコアプロセッサは,マルチスレッド能力を実装した。これらプロセッサ上で同時に走行する過程は,共有資源の競合,コア間だけではなく,コア内で連続的にした。資源共有は,資源利用を増加させるが,共有資源にアクセスするプロセス間の干渉は個々のプロセスとその予測可能性の性能に強く影響する。このシナリオでは,プロセススケジューリングは,性能と公平性を扱うために重要な役割を果たす。本研究では,同時に性能と公平性を解決するSMTマルチコアのためのプロセススケジューラを提案した。二標的の一つだけのためのスケジューリングは,他を損傷する傾向があるので,これは主要な設計課題である。性能に対処するために,スケジューラが帯域幅はL1キャッシュとメインメモリでcontention。公平性に対処するために,スケジューラは,プロセスが経験した進展を推定し,低い蓄積進行に伴うプロセスに優先権を与える。六二重ねじSMTコアを特徴とするIntel Xeon E5645上での実験結果により,提案したスケジューラは,二最新スケジューラとLinux OSスケジューラで性能と公平性を改善することを示した。Linuxと比較して,不公平性が半分に減少したが,性能を向上させる5.6%蒸留器。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： キャッシュメモリ ,  マルチスレッド ,  蒸留装置 ,  主メモリ ,  スケジューリング ,  *公平性 ,  優先権 ,  帯域幅 ,  Linux ,  予測可能性
準シソーラス用語： プロセススケジューリング ,  資源利用 ,  資源共有 ,  *スケジューラ ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (7件)： SMT ,  マルチコア ,  強化 ,  公平性 ,  進展 ,  意識 ,  スケジューラ