文献

J-GLOBAL ID：201702233704882215   整理番号：17A0443334

フォールトセキュア論理を用いた量子ドットセルラオートマトンにおける試験可能加算器の設計【Powered by NICT】

Design of Testable Adder in Quantum-dot Cellular Automata with Fault Secure Logic

著者 (4件)： Goswami Mrinal (Department of Computer Science and Engineering, National Institute of Technology Durgapur, West Bengal, India) ,  Sen Bibhash (Department of Computer Science and Engineering, National Institute of Technology Durgapur, West Bengal, India) ,  Mukherjee Rijoy (Department of Computer Science and Engineering, National Institute of Technology Durgapur, West Bengal, India) ,  Sikdar Biplab K (Department of Computer Science and Technology, Indian Institute of Engineering Science and Technology Shibpur, West Bengal, India)
資料名： Microelectronics Journal  (Microelectronics Journal)
巻： 60  ページ： 1-12  発行年： 2017年 
JST資料番号： A0186A  ISSN： 0026-2692  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 量子ドットセルラオートマトン(QCA)技術の急速な進歩は,その不十分な信頼性のために,これらの回路を試験するための有効な方法に移っている。フォールトトレランスと可試験性のための高まる需要はより研究されている。標的とし,試験可能な回路を効率的にもたらされるゲート内の内部故障に取り組むQCAにおけるテスト可能な加算器(t加算器)を保存した新しいパリティ。細胞沈着欠陥でt加算器ゲートの故障パターンを調べた。この論理の最も顕著な特徴は,単一三のみテストベクトルを用いた多重縮退故障のための完全に試験可能なことである。,機能性と経路フォールトセキュア(PFS)方式の下で提案したt加算器の欠陥許容度はより信頼性を保証する研究した。テスト可能な論理ゲートの構造解析だけでなく,包括的電力消費解析は,低消費電力におけるt加算器の優位性を意味した。さらに,t加算器のプログラマブル特徴は効率的な使ってALUを製作し,付加手術と共に十の重要な機能を実現した。,提案した設計の機能的検証として,QCAレイアウトの設計は,それぞれ電力消費はQCAProシミュレータを用いて評価したが,QCADesignerとHDLQツールを用いて行った。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 縮退故障 ,  フォールトトレランス ,  構造解析 ,  *加算器 ,  可試験性 ,  電力消費 ,  故障 ,  高速度 ,  許容量 ,  信頼性
準シソーラス用語： 低電力化 ,  論理ゲート ,  機能性 ,  内部故障 ,  *量子ドットセルラオートマトン , 【Automatic Indexing@JST】

著者キーワード (5件)： 量子ドットセルラオートマトン(QCA) ,  QCA欠陥 ,  パリティ保存論理 ,  可試験性 ,  ナノエレクトロニクス

分類 (2件)： 論理回路  (NC05070B) ,  オートマトン理論  (JB04000O)

タイトルに関連する用語 (5件)： 論理 ,  量子ドットセルラオートマトン ,  試験可能 ,  加算器 ,  設計