文献
J-GLOBAL ID:201702233997292149   整理番号:17A1254667

MEMSデバイスのための位相同期テストソリューション【Powered by NICT】

A phase locking test solution for MEMS devices
著者 (2件):
資料名:
巻: 2017  号: ETS  ページ: 1-6  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
容量性MEMSデバイスにおける物理的欠陥は数フェムトファラッドによる公称素子容量を変えることができる。そのような小さな変化の検出は特にプロセス,温度及び供給電圧(PVT)変動の存在下で挑戦的である。位相同期回路を用いた試験溶液を本論文で提示した故障検出のPVT変動の影響を最小化することである。遅延同期ループ(DLL)は,時間領域における容量性MEMSデバイスの構造的欠陥を検出するために小容量変化を増幅するために修正した。0.18μm CMOSを用いたプロトタイプの測定結果は2fFによるデバイスでの試験の名目上の容量を変える物理的欠陥は,提案した方法を用いて検出できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  発振回路 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る