文献

J-GLOBAL ID：201702234292839829   整理番号：17A1570801

ディジタル-アナログ変換器への増倍高分解能を用いたニューラルネットワークアーキテクチャ【Powered by NICT】

A neural network architecture using high resolution multiplying digital to analog converters

著者 (3件)： Saffar Farinoush (Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4) ,  Mirhassani Mitra (Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4) ,  Ahmadi Majid (Research Center for Integrated Microsystems, Electrical and Computer Engineering Department, University of Windsor, Windsor, ON, N9B 3P4)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： MWSCAS  ページ： 1454-1457  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,面積効率の良いフィードフォワードネットワークが提案した新しいニューラルネットワークアーキテクチャ。これらの構造は高分解能乗算器を必要とする。この問題を克服するために,増殖をコードするデルタ-シグマ変調(DSM)を用いた混合信号乗算ディジタルアナログ変換器(MDAC)するためのアーキテクチャは,時間領域に帰着する。時間領域パルス列配列は低域通過フィルタを用いた電流モード信号に変換することができた。結果は高度統合の面積効率の良いニューラルネットワークである。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *ニューラルネットワーク ,  乗算 ,  パルス列 ,  *DA変換器 ,  低域フィルタ ,  *計算機アーキテクチャ ,  *高分解能 ,  乗算器
準シソーラス用語： 電流モード ,  時間領域 ,  混合信号 ,  フィードフォワードニューラルネットワーク ,  面積効率 ,  *ニューラルネットワークアーキテクチャ , 【Automatic Indexing@JST】

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (3件)： ディジタル-アナログ変換器 ,  高分解能 ,  ニューラルネットワークアーキテクチャ