文献

J-GLOBAL ID：201702235026759631   整理番号：17A0826723

ブースティングトンネルFET性能のための負性静電容量【Powered by NICT】

Negative Capacitance for Boosting Tunnel FET performance

著者 (4件)： Kobayashi Masaharu (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Jang Kyungmin (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Ueyama Nozomu (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Hiramoto Toshiro (Institute of Industrial Science, University of Tokyo, Tokyo, Japan)
資料名： IEEE Transactions on Nanotechnology  (IEEE Transactions on Nanotechnology)
巻： 16  号： 2  ページ： 253-258  発行年： 2017年 
JST資料番号： W1355A  ISSN： 1536-125X  CODEN： ITNECU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： は,エネルギー効率の良い計算のための垂直トンネルFET強誘電HfO_2ゲート絶縁膜の負の静電容量を導入することによる超急峻なサブしきい値勾配トランジスタを提案し,調べた。チャネル構造とゲート絶縁体はI_on/I_off比を最大化するように設計した。シミュレーション研究は,トンネル接合における電場は負の静電容量に起因する潜在的増幅により効果的に増大することを明らかにした。強化された電界により,バンド間トンネリング速度とI_on/I_off比,トンネルFETよりも10倍高いエネルギー効率をもたらすを増加させた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： トランジスタ ,  トンネル接合 ,  エネルギー効率 ,  電場 ,  ゲート絶縁膜 ,  チャネル ,  トンネル効果 ,  *静電容量 ,  シミュレーション
準シソーラス用語： サブ閾値 ,  *ネガティブキャパシタンス ,  *トンネル電界効果トランジスタ , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： ブースティング ,  トンネルFET ,  負性静電容量