文献

J-GLOBAL ID：201702238989595234   整理番号：17A1181667

14nm UTBB FDSOI技術からのSiGeチャネルpMOSFETにおけるレイアウト効果の特性化とモデル化【Powered by NICT】

Characterization and modelling of layout effects in SiGe channel pMOSFETs from 14nm UTBB FDSOI technology

著者 (12件)： Berthelon R. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Berthelon R. (CEA-LETI, Minatec Campus, 17 rue des Martyrs, 38054 Grenoble, France) ,  Berthelon R. (CEMES-CNRS, 29 Rue Jeanne Marvig, 31055 Toulouse Cedex 4, France) ,  Andrieu F. (CEA-LETI, Minatec Campus, 17 rue des Martyrs, 38054 Grenoble, France) ,  Ortolland S. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Nicolas R. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Poiroux T. (CEA-LETI, Minatec Campus, 17 rue des Martyrs, 38054 Grenoble, France) ,  Baylac E. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Dutartre D. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Josse E. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France) ,  Claverie A. (CEMES-CNRS, 29 Rue Jeanne Marvig, 31055 Toulouse Cedex 4, France) ,  Haond M. (STMicroelectronics, 850 rue Monnet, B.P. 16, F-38926 Crolles, France)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 128  ページ： 72-79  発行年： 2017年 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 歪チャネルの導入である極薄基板と埋込み酸化膜完全空乏化シリコンオンインシュレータ(UTBB FDSOI)技術による高性能を達成するために必須である。特に,圧縮SiGeチャネルは,正孔移動度,pMOSFET駆動電流を高めることが示されている。同時に,この機械的ストレスによって誘起される性能利得はレイアウト効果によるものであった。本研究では,しきい値電圧に及ぼす活性領域の大きさと形状と14nm技術ノードのための作製した絶縁体上の直接SiGeチャネルpMOSFETの線形ドレイン電流の影響を実験的に特性化した。pMOSしきい値電圧は980nmと比較して80nmのゲートにSTI距離において105mV増加しI_ODLINは51%減少した。レイアウト依存性を再現する解析モデルを提案した。モデルは応力分布に基づいて,SiGeチャネルとSiGeソース/ドレインの両方から応力を考慮に入れた。対称および非対称配置の場合に良好な精度で実験データを再現し,典型的な緩和長さ112nmを使用した。最後に,マルチフィンガトランジスタに特別の注意が払われる,標準セル設計に広く使用されているからである。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 利得 ,  線形性 ,  対称性 ,  *キャラクタリゼーション ,  *チャネル ,  非対称性 ,  *モデリング ,  解析モデル
準シソーラス用語： ドレイン電流 ,  閾値電圧 ,  駆動電流 ,  正孔移動度 ,  *pMOSFET ,  *シリコンゲルマニウム ,  *FDSOI , 【Automatic Indexing@JST】

著者キーワード (10件)： CMOS ,  極薄基板と埋込み酸化膜完全空乏化について絶縁体(UTBB FDSOI) ,  SiGe ,  ストレス ,  歪を受ける ,  レイアウト効果 ,  拡散(LOD)の長さ ,  SA/SBパラメータ ,  しきい値電圧 ,  Mobility

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： FDSOI ,  SiGe ,  チャネル ,  pMOSFET ,  レイアウト ,  特性化 ,  モデル化