文献

J-GLOBAL ID：201702239276062498   整理番号：17A0797178

マルチバンクメモリを用いた粗粒度再構成可能アーキテクチャのための結合ループマッピングとデータ配置【Powered by NICT】

Joint loop mapping and data placement for coarse-grained reconfigurable architecture with multi-bank memory

著者 (5件)： Yin Shouyi (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Xianqing Yao (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Tianyi Lu (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Liu Leibo (Institute of Microelectronics, Tsinghua University, Beijing 100084, China) ,  Wei Shaojun (Institute of Microelectronics, Tsinghua University, Beijing 100084, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ICCAD  ページ： 1-8  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 粗粒度再構成可能アーキテクチャ(CGRA)は,高性能,高電力効率と引力柔軟性の有望なアーキテクチャである。応用(例えばループ)の計算集中型部品はしばしば加速のためのCGRA上にマッピングした。PEの高並行,要求とマルチポートを持つ単一バンク記憶の非常に高価なコストので,マルチバンク・メモリを用いたアーキテクチャが有利であった。この目的に基づいて,モジュロスケジューリングとデータ配置を同時に考慮した,共同解はより良い性能を持つ有効なマッピングを達成するために提案する。Livermore,PolybenchとMediabenchからループに関する実験結果は筆者らのアプローチがREGIMap,HTDMとREGIMap+MPと比較してCGRA上のカーネルの性能を改善し,コンパイル時間における許容できる増加で有意にできることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力効率 ,  *粒度 ,  柔軟性 ,  *計算機アーキテクチャ ,  *記憶装置
準シソーラス用語： *リコンフィギャラブルアーキテクチャ , 【Automatic Indexing@JST】

分類 (3件)： 記憶方式  (JC02040V) ,  半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： 粒度 ,  再構成可能アーキテクチャ ,  ループ ,  マッピング ,  データ配置