文献
J-GLOBAL ID:201702239927989433   整理番号:17A0856548

16nm FinFETにおけるXXXII方法時間インターリーブ型SARA DCを用いた56Gb/s PAM4有線トランシーバ【Powered by NICT】

A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET
著者 (14件):
資料名:
巻: 52  号:ページ: 1101-1110  発行年: 2017年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
56Gb/s PAM4有線トランシーバテストチップは,16nm FinFETに実装した。電流モード論理送信機は,PAM4振幅直線性を維持するために出力ノードでの補助電流注入を組み込んでいる。A DCベース受信機はハイブリッドアナログおよびディジタル等化を組み込んでいる。連続時間線形等化器の二個の同一段階を用いて実行したアナログ等化,~0dB直流利得の定数と14GHzにピーク~7dBの最大ピークを示した。Gサンプル/s,32方法時間インターリーブSARA DCはディジタル信号処理を用いたさらなる等化のための等化アナログ信号に変換するディジタル領域。トランシーバはタップフィードフォワード等化器と1タップ判定帰還等化器を持つように構成DSPを用いた,固定~10dB TX等化と適応ハイブリッドRX等化を用いた14GHzと35mV_rms追加クロストークで3月31日dBの損失でバックプレーンチャネル上の<1e8ビット誤差率を達成した。トランシーバは56GB/sで500mWの電力を消費し,それは,より大きな試験構造の一部として実装し,正確に測定できないオンチップ構成可能なDSPの電力を排除した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
マイクロ波・ミリ波通信  ,  半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る