文献
J-GLOBAL ID:201702241538824263   整理番号:17A1729857

ULPビットセルとオンチップ適応逆バイアス発生を伴う28fJ/bitアクセスエネルギーを達成する28nm FDSOIにおける80MHz0.4V ULV SRAMマクロ【Powered by NICT】

An 80-MHz 0.4V ULV SRAM macro in 28nm FDSOI achieving 28-fJ/bit access energy with a ULP bitcell and on-chip adaptive back bias generation
著者 (6件):
資料名:
巻: 2017  号: ESSCIRC  ページ: 312-315  発行年: 2017年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,著者らは法外な漏れのない密度と速度の低V_t(LVT)トランジスタを用いることが可能な7 T ULPビットセルに基づく28nm FDSOIにおける超低電圧(ULV)SRAMを提案した。保持は二CMOS負性微分抵抗(NDR)構造に基づいている。重要度サンプリング(IS)法のおかげで,提案したビットセルは,8kBマクロのための低故障率に達する能力を決められた。プロセス電圧温度(PVT)補償は,適応逆バイアス(ABB)発生器によるオンチップを行った。0.4Vでは,提案したSRAMは,80MHzで動作し,閉ループ動作におけるABB発電機を含む28fJ/bitのアクセスエネルギーに達した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る