文献

J-GLOBAL ID：201702242149183138   整理番号：17A1169094

非キャッシュコヒーレントメニーコアアーキテクチャ上での片側通信と同期の探索【Powered by NICT】

Exploring one-sided communication and synchronization on a non-cache-coherent many-core architecture

著者 (2件)： Christgau Steffen (Institute for Computer Science, University of Potsdam, August-Bebel-Strasse 89, Potsdam, 14482, Germany) ,  Schnor Bettina (Institute for Computer Science, University of Potsdam, August-Bebel-Strasse 89, Potsdam, 14482, Germany)
資料名： Concurrency and Computation: Practice & Experience  (Concurrency and Computation: Practice & Experience)
巻： 29  号： 15  ページ： ROMBUNNO.4113  発行年： 2017年 
JST資料番号： W2542A  ISSN： 1532-0626  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： キャッシュコヒーレンスが大きな課題となっているが進行中のメニーコア設計はコア数を目的としている。そこで本論文では,片側通信と必要なプロセス同期化は非キャッシュコヒーレントなメニーコアCPU上で実現できるかを考察した。Intel単一チップクラウドコンピュータを典型的なハードウェアアーキテクチャとして役立つ。提示した手法は,MPI片側通信のためのソフトウェア管理キャッシュコヒーレンスに基づいている。プロトタイプ実装は,デフォルトメッセージベースアプローチよりも速く5倍までのPUT性能を実現し,5の因子によるNAS並列ベンチマーク三次元高速Fourier変換のための通信コストの減少を明らかにした。さらに,論文は,将来の非キャッシュコヒーレントなアーキテクチャのための結論を導出した。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 三次元 ,  高速Fourier変換 ,  *通信 ,  プロトタイプ ,  ベンチマーク ,  計算機アーキテクチャ
準シソーラス用語： 通信コスト ,  メニーコア・プロセッサ , 【Automatic Indexing@JST】

著者キーワード (5件)： MPI ,  片側通信 ,  多くのコアのためのプログラミングモデルとシステム ,  同期 ,  ソフトウェア管理キャッシュコヒーレンス

分類 (1件)： 記憶方式  (JC02040V)

タイトルに関連する用語 (1件)： 探索