文献

J-GLOBAL ID：201702244254812391   整理番号：17A1725823

Karatsubaアルゴリズムと並列プレフィックス加算器を用いた単一精度浮動小数点乗算の設計と解析【Powered by NICT】

Design and analysis of single precision floating point multiplication using Karatsuba algorithm and parallel prefix adders

著者 (2件)： Gowreesrinivas K V (Department of Electronics Engineering, Pondicherry University, Pondicherry, India) ,  Samundiswary P. (Department of Electronics Engineering, Pondicherry University, Pondicherry, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICSCN  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 乗算,除算,加算と減算のような浮動小数点演算はディジタル信号処理応用において重要である。これら全ての中で,頻繁に使用される操作である増殖,遅延と面積の点で単精度浮動小数点乗算の性能を変化させる。本論文では,単精度浮動小数点乗算器の性能解析は指数付加のためのSklansky,Brent KungとKnowles加算器のような増殖と異なる並列プレフィックス加算器のベーダ法によるKaratsubaアルゴリズムを用いて行った。この組み合わせは既存の乗算器と比較して乗算を計算するためのより少ない面積を提供する。さらに,性能パラメータ比較は,面積と遅延の観点から行った。単精度浮動小数点乗算器の全モジュールをVerilogH DLを用いて開発され,Xilinx ISEツールで合成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *アルゴリズム ,  *加算器 ,  性能分析 ,  除算 ,  減算 ,  乗算器 ,  浮動小数点演算 ,  *乗算
準シソーラス用語： ディジタル信号処理 ,  *浮動小数点 ,  *プレフィックス , 【Automatic Indexing@JST】

分類 (1件)： 演算方式  (JC02020Z)

タイトルに関連する用語 (7件)： アルゴリズム ,  プレフィックス ,  加算器 ,  浮動小数点 ,  乗算 ,  設計 ,  解析