文献

J-GLOBAL ID：201702248764134682   整理番号：17A1619720

マルチコアベースの不均質な並列型ターボ復号器

A multi-core-based heterogeneous parallel turbo decoder

著者 (8件)： Zeng Jianmin (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Wu Chubin (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Zhang Zhang (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Cheng Xin (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Xie Guangjun (School of Electronic Science & Applied Physics, Hefei University of Technology) ,  Han Jun (State Key Laboratory of ASIC & System, Fudan University) ,  Zeng Xiaoyang (State Key Laboratory of ASIC & System, Fudan University) ,  Yu Zhiyi (School of Electronics and Information Technology, Sun Yat-sen University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 14  号： 18  ページ： 20170768(J-STAGE)  発行年： 2017年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： ターボ復号器の実現は,それが無線通信システムの中でもっとも計算集約的で時間のかかる部分であるがゆえに常にやりがいのある仕事であった。このことは,ターボ復調器をCPUまたはGPUの中で実現するとき,特に明確になっている。本論文では,筆者らは,LTEのための,マルチコアプロセッサープラットフォームを採用した,不均質で高度に再構成可能な並列型ターボ復号器について述べる。ターボ復号器の並列性を最大に生かすため,修正されたスライディングウインドウアルゴリズムを提案する。そして,マルチコアプロセッサの復号化プロセスを加速させるために,SIMDハードウエアモジュールが設計される。65nm CMOSプロセスで作製された結果,システム全体は最大クロックレート830MHzで動作し,複合スループットは,6144のコードワードブロック長,繰り返し数6において135Mbpsであることが示される。加えるに,同じマルチコアプラットフォームで加速化の改良を行わない実装に比べ,スピードアップ率は800%のオーダーである。(翻訳著者抄録)

シソーラス用語： *復号器 ,  規格 ,  *並列処理 ,  SIMD ,  半導体プロセス ,  マイクロプロセッサ ,  高速化 ,  回路設計
準シソーラス用語： CMOSプロセス ,  LTE ,  *ターボ復号器 ,  マルチコアプロセッサ ,  集積回路設計

著者キーワード (4件)： heterogeneous ,  parallel turbo decoder ,  multi-core ,  SDR

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (10件)：

• [1] H. Paul, et al.: “Implementation and analysis of forward error correction decoding for cloud-RAN systems,” IEEE Int. Conf. Commun. Workshop (2015) 2708 (DOI: 10.1109/ICCW.2015.7247588).
• [2] R. Liet al.: “An efficient parallel SOVA-based turbo decoder for software defined radio on GPU,” IEICE Trans. Fundamentals E97-A (2014) 1027 (DOI: 10.1587/transfun.E97.A.1027).
• [3] M. Wu, et al.: “HSPA/LTE-A turbo decoder on GPU and multicore CPU,” Asilomar Conf. Signals Syst. Comput. (2013) 824 (DOI: 10.1109/ACSSC.2013.6810402).
• [4] A. Liet al.: “Implementation of a fully-parallel turbo decoder on a general-purpose graphics processing unit,” IEEE Access 4 (2016) 5624 (DOI: 10.1109/ACCESS.2016.2586309).
• [5] A. Cassagne, et al.: “Beyond Gbps turbo decoder on multi-core CPUs,” Int. Symp. Turbo Codes Iterative Inf. Process. (2016) 136 (DOI: 10.1109/ISTC.2016.7593092).

タイトルに関連する用語 (2件)： マルチコア ,  ターボ復号器