文献

J-GLOBAL ID：201702248971540038   整理番号：17A1645812

サブ20nm領域におけるアンダーラップgatestack DG-MOSFETのアナログ/RF性能に及ぼすチャネルエンジニアリングの効果【Powered by NICT】

Effect of channel engineering on analog/RF performance of underlapped gatestack DG-MOSFET in Sub-20nm regime

著者 (5件)： Chattopadhyay Ankush (Nano Device Simulation Laboratory, Department of Electronics and Telecommunication Engineering, Jadavpur University, Kolkata 700032, India) ,  Das Rahul (Nano Device Simulation Laboratory, Department of Electronics and Telecommunication Engineering, Jadavpur University, Kolkata 700032, India) ,  Dasgupta Arpan (Nano Device Simulation Laboratory, Department of Electronics and Telecommunication Engineering, Jadavpur University, Kolkata 700032, India) ,  Kundu Atanu (Department of Electronics and Communication Engineering, Heritage Institute of Technology, Kolkata 700107, India) ,  Sarkar Chandan K. (Nano Device Simulation Laboratory, Department of Electronics and Telecommunication Engineering, Jadavpur University, Kolkata 700032, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DevIC  ページ： 299-302  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 対称アンダーラップGatestack DoubleGate NMOSFETの素子性能へのチャネル工学の影響を徹底的に解析した。非ドープチャネルを有するデバイスは,それぞれソースとドレイン側でドーピングした二素子と比較した。は強くドープしたソース側と傾斜チャネルはオン電流,相互コンダクタンス,固有利得などのアナログ性能とカットオフ周波数などのRF性能,振動の最大周波数の著しい改善を提供することが観察された。単段増幅器回路の性能もドライバMOSFETデバイスを用いて強化されているとAC利得解析も本研究で行われた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 相互コンダクタンス ,  周波数 ,  *アナログ系 ,  *チャネル ,  *MOSFET ,  ドーピング ,  対称性 ,  電流 ,  増幅器 ,  利得 ,  遮断周波数

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： サブ ,  ラップ ,  dG ,  MOSFET ,  アナログ ,  RF ,  チャネル ,  エンジニアリング